1、数字与逻辑电路基础课程设计24 小时计时器的设计姓 名：学 号：学 院：任课 教师：目录 .2引言 .3摘要 .374LS390 介绍 .3DCD-HEX 数码管介绍 .4一、设计思路 .4二、设计框图 .5三、各个计时芯片的输出状态表 .51.秒针低位输出状态表 .52.秒针高位输出状态表 .63.分针低位输出状态表 .64.分针高位输出状态表 .65.时针低位输出状态表（高位为 0、1 时） .76.时针低位输出状态表（高位为 2 时） .77.时针高位输出状态表 .7四、反馈置数设计分析 .8五、进位信号的输入端分析与选择 .8六、电路图绘制 .9七、用 MULTISIM 仿真并进行截图
2、 .9八、对仿真结果分析 .9引言 现在的日常生活都离不开时间，有些时候就需要进行时间的计时，比如奥运会的比赛需要计时，汽车动力性能技术指标的测试也需要计时，上到卫星火箭，下到潜艇游轮，甚至做个课堂练习也要计时，生活中无时不刻都在都离不开计时器的应用。因此，精准计时器的设计与生产变得尤为重要。所以，本次设计将基于 Multisim软件进行计时器的设计与仿真。摘要 24 时计时器将采用 6 个 74LS390 芯片对各个计时位进行输出,6个七段数码管进行译码以及显示，采用反馈置数的方式进行各个位的计时进行清零（该芯片清零方式为异步清零）；根据设计框图分析先列出输出状态表，然后根据输出状态表结果进
3、行电路的绘制；然后根据电路的绘制结果，在 Multisim 软件上进行电路设计与连接，最后进行计时器仿真截，图并且对仿真结果进行分析。74LS390 介绍74LS390 双 2-5-10 进制的异步计数器且为下降沿触发，从 CPA 输入计数脉冲，由 QA 输出产生 2 分频信号：CPB 输入计数脉冲，由QD 输出可产生 5 分频信号。若在器件外部将 QA 于 CPB 相连，计数脉冲从 CPA 输入，即成为 8421BCD 码十进制计数器；若将 QD 与CPA 相连，计数脉冲从 CPB 输入，便可成为 5421BCD 码十进制计数器，输出顺序是 QAQDQCQB。并且置数方式为异步置数高电平有效
4、。DCD-HEX 数码管介绍DCD-HEX 数码管将译码与显示功能合一，从左到右四个引脚为8421BCD 码的高位到低位，用来显示 0 到 9。1 设计思路1. 由秒时钟信号发生器、计时电路和反馈置数电路构成电路。2. 秒针计数可由发生器提供 1Hz 方波。3. 计时电路中采用两个 60 进制计数器分别完成秒计时和分计时；24 进制计数器完成时计时；且各个 74LS390 之间进行级连得方式然后采用 DCD-HEX 数码管显示。4.按照秒分时顺序依次提供计数脉冲，即满 60 秒后的分进位信号与满 60 分后的时进位信号进行电路的连接。5.按照电路图用 Multisim 进行仿真设计，并且进行计
5、时器的仿真并且截图。二设计框图三列出各个计时芯片的输出状态表1.秒针低位输出状态表CLK秒针低位输出脉冲输入1QD 1QC 1QB 1QA0 X 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1秒针高位输出1QD 输入CLK 2QD 2QC 2QB 2QA0 X 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 1 0 0 12.秒针高位输出状态表3.分针低位输出状态表4.分针高位输出状态表分针低位输出2QC 输入CLK 3QD
6、 3QC 3QB 3QA0 X 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 13QD 输入CLK分针高位输出5.时针低位输出（高位为 0 或 1 时）状态表4QD 4QC 4QB 4QA0 X 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 1 0 0 1时针低位输出（高位为 0 或 1 时）4QC 输入CLK 5QD 5QC 5QB 5QA0 X 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 16.时针低位输出（高位为 2 时）状态表7.时针高位输出状态表时针低位输出（高位为 2 时）5QD 输入CLK 5QD 5QC 5QB 5QA0 X 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 1时针高位输出5QD 输入CLK 6QD 6QC 6QB 6QA0 X 0 0 0 01 0 0 0 12 0 0 1 0
