第33讲 第十八章 集成逻辑门电路(二)及第十九章 基本逻辑电路(一)(2010年新版).doc

1、联系 QQ1165557537（2）TTL 集电极开路门将 TTL 与非的输出端的 VT3、VD 4去掉，而使 VT4的集电极悬空，这就是 TTL 集电极开路门，即 OC 门（Open Collector Gate） 。（a） （b）其输出 ABFCD（3）三态门因输出有 0、1 和高阻三种状态而得名。当使能端 EN=0 时，非门 G 输出为 1，D 1截止，与 P 端相连的 T1的发射结也截止。三态门相当于一个正常的非门，输出 ，有 0、1 两种状态，称为正常工作状态。AL当 EN=1 时，G 输出为 0，即 VP=0.2V，这一方面使 D1导通， VC2=0.9V，T 4、D 截止；另一方

2、面使 VB1=0.9V，T 2、T 3也截止。T 3、T 4都截止，这时从输出端看进去，对地和对电源都相当于开路，呈现高阻。所以称这种状态为高阻态，或禁止态。这种 EN=0 时为正常工作状态的三态非门称为低电平有效的三态非门，逻辑符号如图（b） 。输出逻辑函数式为： ， 。时0ENAL时高 阻 1ENL如果将图中的非门 G 去掉，则使能端 EN=1 时为正常工作状态， EN=0 时为高阻状态，这种三态非门称为高电平有效的三态非门，逻辑符号如图（c） ，输出逻辑函数式为：， 。时1ENAL时高 阻 0LAR1 R2BR3VT1 VT2VT4FVCC FAB三态门在计算机总线结构中有着广泛的应用。

3、图（a）所示为三态与非门组成的单向总线，可实现信号的分时传送。图（b）所示为三态非门组成的双向总线。当 EN1 时，G 1正常工作，G 2为高阻态，输入数据 DI经 G1反相后送到总线上；当 EN0 时，G 2正常工作， G1为高阻态，总线上的数据 DO经 G2反相后输出 ，这样就实现了信号的分时双向传送。ODAEN&BAEN&BAEN&BENENEN111222333总 线EN1总 线DDIO1EN/ID DOGG12EN（ a） （ b）G1G2G3三态门组成的总线 （a）单向总线 （b）双向总线18.3 CMOS 集成门电路18.3.1 CMOS 门电路1 .CMOS 非门CMOS 逻辑

4、门是用绝缘栅场效应管制作的逻辑门，在 CMOS 逻辑电路中，均使用增强型 MOS 管，图 (a)为 N 沟道增强型管，在分析电路时可以认为，只要它的栅极电平为“1”（即 GSV）它就饱和导通，栅极电平为“0”它就处于截止状态；图 (b)为 P沟道增强型管，在分析电路时可以认为，只要它的栅极电平为“0” （即 SGV）它就饱和导通，栅极电平为“1”它就处于截止状态，这个功能正是非门的逻辑功能。图 (c)中既有 P 沟道 MOS 管又有 N 沟道 MOS 管，我们把这类电路称为 CMOS 逻辑电路。顺便说明一点：仅由 P 沟道 MOS 管构成的集成电路叫 PMOS；仅由 N 沟道 MOS 管构成的

5、集成电路叫 NMOS，后两种集成电路虽然制作时简单一些，但性能要比 CMOS 集成电路差，因而目前人们大都使用 CMOS。由于 CMOS 集成电路的工作电源 DV取值在 320V 之间，故输入电平和输出电平振幅 大 ， 抗 干 扰 能 力 强 ， 电 源 工 作 范 围 大 ， 也 便 于 和 TTL 电 路 连 接 ， 又 由 于 电 路 中 不 使 用电 阻 而 大 大 增 加 了 集 成 度 ， 再 加 上 功 耗 低 等 优 点 ， 使 CMOS 集 成 逻 辑 门 获 得 了 广 泛 应 用 。GSDGSD UO F A T1 T2 VD（ a） （ b） （ c） 图增强型 MOS

6、 符号及非门逻辑2.CMOS 与非门CMOS“与非”门电路如图所示图 CMOS 与非门驱动管 和 都导通，电阻很低；而负载管 和 为 P 沟道增强型管，两者并联。负载管整体与驱动管相串联。其逻辑功能： 。3CMOS 或非门CMOS“或非”门电路如图所示图 CMOS 或非门驱动管 和 为 N 沟道增强型，两者并联；而负载管 和 为 P 沟道增强型，两者串联。其逻辑功能：18.3.2 CMOS 传输门CMOS 传输门电路CMOS 传输门电路CMOS 传输门电路如图（a）所示，它由 NMOS 管 T1 和 PMOS 管 T2 并联而成。两管的源极相联，作为输入端；两管的漏极相联，作为输出端（输入端和

7、输出端可以对调）。两管的栅极作为控制极，分别加一对互为反量的控制电压 C 和 进行控制。可知，CMOS 传输门的开通和关断取决于栅极上所加的控制电压。当 C 为“1”（ 为“0” ）时，传输门开通，反之则关断。图（b）为传输门的图形符号。C表 TTL 和 CMOS 两种集成逻辑门电路的参数TTL CMOS 电路参数系列名称74 74S 74LS 74AS 74ALS 4000 74HC 74HCT输入电流和电压IIH（max）/mAIIL（max）/mAUIH（min）/VUIL（max）/V0.04-1.62.00.80.05-2.02.00.80.02-0.42.00.80.2-2.02.

8、00.80.02-0.12.00.80.1-0.110-33.51.00.001-0.110-33.51.00.001-0.110-32.00.8输出电流和电压IOH（max）/mAIOL（max）/mAUOH（min）/VUOL（max）/V-0.4162.40.4-1202.70.5-0.482.70.5-2202.70.5-0.482.70.5-0.510.514.90.05-444.90.1-444.90.1电源电压 VCC或 VDD 5 5 5 5 5 5 5 5平均传输延迟时间tpd/ns 10 3 10 1.5 2.5 45 10 10每门功耗 P/mW 10 19 2 20 1

9、.5 510-3 110-3 310-3由于同一类型产品性能相差较大,故表中提供的参数仅供参考。例题：1.在 CMOS 电路中有时采用图（a）（d）所示的扩展功能用法，试分析各图的逻辑功能，写出 Y1Y4的逻辑式。已知电源电压 VDD=10V，二极管的正向导通压降为0.7V。解（a） ABCDEY1 （b） EDCBAY2 （c） F3 （d） F 42. 如图所示电路。G 1和 G2是 74LS 系列 OC 门，G 3、G 4、G 5是 74LS 系列与非门。已知 OC 门截止时的漏电流 IOH=0.2mA，导通时的允许的最大负载电流 IOL（max） =12mA，负载门的 IIH=0.04

10、mA， IIL=1mA， VCC=5V，要求 OC 门输出的 UOL（max） =0.4V， UOH（min）=3V。试确定 R L的值？ARLVCCBCDG3G1G2G4G5解： 根据 ILOL(max)(a)CIUVRIHO(min)CUV将已知数据代入，得 0.51k 3.13k。OC 门虽然实现了线与功能，但由于外接上拉电阻而影响门电路的工作速度，另外去掉有源负载，其带负载能力下降。第 19 章 基本逻辑电路19.1 编码器（1）编码器的含义一般地说，用文字、符号或者数码表示特定信息的过程称为编码，能够实现编码功能的电路称为编码器。在数字系统中，是采用若干个二进制码 0 和 1 来进行

11、编码的，要表示的信息越多，二进制代码的位数越多。 N 位二进制代码有 2n个状态，可以表示 2n个信息，对 N 个信号进行编码时，应按公式2n=N 来确定需要使用的二进制代码的位数 n。常用的编码器有二进制编码器、二十进制编码器、优先编码器等。下面以 4 线2 线编码器为例，说明其工作原理。4 线2 线编码器有 4 个输入，2 个输出，输入信号为 I0、 I1、 I2、 I3，它们的有效编码电平为高电平，输出 Y1 Y0为二进制编码。即当I0、 I1、 I2、 I3分别为 1 时， Y1Y0对应输出为 00、01、10、11。根据以上逻辑要求，列功能表如表所示。表：4 线2 线编码器功能表输

12、入 输 出I0 I1 I2 I3 Y1 Y0100001000010000100110101由功能表可得逻辑表达式为根据上式可画出 4 线2 线编码器的逻辑图。19.1.2 二进制编码器二进制编码器是由 n 位二进制数表示 2n个信号的编码电路19.1.3 二 - 十进制编码器概念：二 十进制编码器：实现用 4 位二进制数代码对 1 位十进制数码进行编码的电路。亦即将 09 十个十进制数转换为二进制代码的电路。简称 BCD 编码器。举例：8421BCD 码编码器输入 10 个互斥的数码，输出 4 位二进制代码真值表：逻辑表达式：逻辑图：19.1.4 优先编码器优先编码器：在多个信息同时输入时，

13、只对输入中优先级别最高的信号进行编码。在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。优先级别：编码者规定。举例：10 线4 线优先编码器（8421 BCD 码优先编码器）真值表（设优先级别从 I9至 I0递降）：真 值 表输 入I输 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1集成 10 线-4 线优先编码器输入端和输出端都是低电平有效，其逻辑符号如下：逻辑符号 图形符号表中的输入和输出都是原码， “0”表示无输入， “1”表示有输入， “”表示无关输入