通信工程毕业论文开题报告(基于FPGA的IIR滤波器设计).docx

1、毕业设计（论文）开题报告题目基 于 FPGA 的 IIR 滤波器设计专 业 名 称 通信工程班 级 学 号 13042107学 生 姓 名 王刚指 导 教 师 宋高俊填 表 日 期 2017 年 3 月 1 日1、选题的依据及意义数字信号处理技术中一个非常重要并且应用得相当普遍的技术就是数字滤波器。所谓数字滤波，是指其输入输出均为数字信号，通过一定运算关系改变输入信号所含频率成分的相对比例或者滤除某些频率成分，达到提取和加强信号中的有用成分，削弱无用的干扰成分的目的。数字滤波与模拟滤波相比，有精度高、可靠性高、灵活性好、易于大规模集成等突出优点，可以满足对幅度和相位的严格要求，还能降低开发费用

2、，缩短研制到应用的时间，在很多领域逐步代替了传统的模拟信号系统。电子技术已全面地由模拟技术向数字技术过渡，传统的模拟信号处理技术正由全新的数字信号处理(Digital Signal Processing，DSP)技术替代，绝大多数的数字化产品都需要快速实时完成数字信号处理任务，越来越多的高性能电子产品都仰仗于 DSP 的运用。所谓信号处理是指对信号进行滤波、变换、分析、加工、提取特征参数等的过程，随着信息时代和数字世界的到来，数字信号处理已成为一门极其重要的学科和技术领域，它在通信、语音、图像、自动控制、雷达、军事、航空航天、医疗和家用电器等众多领域得到了广泛的应用。数字信号处理不仅在速度上要

3、求很高，而且要求有较强的灵活性，这样可以提高设备的实用性，能够大大降低费用，而且还缩短了从研制到应用的时间。现场可编程器件(FPGA)是 20 世纪 80 年代中期出现的高密度可编程器件，它与复杂可编程器件(CPLD)不同之处在于，FPGA 的结构类似于掩膜可编程门阵列(MPGA)，由许多独立的可编程模块组成，用户可以通过编程将这些模块连接起来实现不同的设计。FPGA 兼容了 MPGA 和阵列器 CPLD 两者的优点，具有更高的集成度、更强的逻辑实现能力和更好的设计灵活性，因此 FPGA 具有更强大的功能和市场应用前景，完全能够满足新的技术发展对数字信号处理实时性和灵活性的要求。二、国内外研究

4、概况及发展趋势国外有许多院校和科研机构在研究基于 FPGA 的 DSP 应用，比较突出的有Denmark 大学的研究小组正在从事 FPGA 实现数字滤波器的研究，由于 FPGA 实现乘法器困难，因此，他们重点研究开发无乘法的滤波器算法。加州大学洛杉机分校的研究小组采用运行时重构技术开发了一种视频通讯系统，该系统用一片 FPGA 可每帧重构四次完成视频图像压缩和传送的操作。此外，他们还在进行Mojave 项目的开发工作，力图采用运行时重构技术来实现自动目标识别应用。我国的 DSP 技术起步较早，产品的研究开发成绩斐然，基本上与国外同步发展，而在 FPGA 信号处理和系统方面，有了喜人的进展，正在

5、进行与世界先进国家同样的研究，如西北工业大学和国防科技大学 ATR 实验室采用了 FPGA 可重构计算系统进行机载图像处理和自动目标识别，主要是利用该系统进行复杂的卷积运算，同时利用它的可变性来达到自适应的目的。北京理工大学研究利用FPGA 提高加解密运算的速度等等。现在，可编程逻辑器件在密度、性能和功耗上都有显著的进步，为数字信号处理开创了新的领域，使得构造的数字信号处理系统能够保持基于软件的解决方案的灵活性，又能够接近 ASIC 的性能。FPGA 内部的功能块中的 SRAM 查找表(Look Up Table，LUT)构成函数发生器，这种结构特别适用于并行处理结构，如分布式算法，相对于串行

6、运算为主导的通用 DSP 芯片来说，其并行度和可扩展性都很好，它逐渐成为构造可编程的高性能算法结构的新的选择。据分析，在未来，数字信号处理器将会主宰需要复杂算法的应用领域，而 FPGA 将会统治更多的应用，如 FIR、IIR 滤波器，CORDIC 算法或 FFT。三、研究内容及实验方案3.1 研究的主要内容1. 掌握数字滤波器的设计和分析方法2. 确定本研究中的 IIR 数字滤波器将采用的系统结构3. 基于 MATLAB 完成 IIR 滤波器的初步设计4. 确定基于 FPGA 的 IIR 数字滤波器实现方法和硬件电路设计5. 利用 VHDL 语言对各功能模块编程和软件仿真6. 对设计完成的 I

7、IR 数字滤波器系统进行仿真验证3.2 设计流程图YNY N开始系统电路构思电路设计与输入（HDL 代码、原理图、状态机）功能仿真是否正确综合优化综合后仿真是否正确是否为综合优化问题NY YNNN3.3 设计（研究）方案1.级联型 IIR 数字滤波器的原理IIR 滤波器一般采用递归方式来实现。也就是说，滤波器当前输出 y（n）是输入序列 x（n）和以前各输出值 y（n-1） 、y（n-2） 、y（n-3）的函数，这可以用下列差分方程来表示： ,其中 M=N，N 是MiMi inanxb10 )()()(IIR 滤波器的阶数。相应的，IIR 滤波器的系统函数 可以表示为：zHNiiMiizabz

8、XYH10)(实现与布局布线布局布线后仿真与验证是否正确板级仿真与验证是 否正确加载配置在线调试图 1 完整的 FPGA 的设计流程图是否为实现的问题IIR 滤波器除了具有极点以外，一般还存在零点。由于极点的存在，IIR 滤波器用递归结构来实现较为简单。实现 IIR 滤波器的基本结构有三种：直接型、级联型和并联型。由于当直接 II 型结构传输函数阶数增加时，系数量化引起的误差影响到滤波器的性能，也为了便于扩展、设计高阶滤波器，本次设计采用级联型结构，这样可以直接利用二阶节进行扩展。级联型结构的特点是对滤波器性能的调整比较方便，调整系数 、 、 、 、 ，只单独涉及到第 k 级零、极点，ka12

9、kb01k2而不会影响到其它任一级的零、极点，因而可以独立地控制滤波器的各零、极点的分布。将系统函数 的传输函数分子和分母进行因式分解，H(z)的系数均为实)(zH数，其极点、零点只可能是实数或者复共轭对，对于复共轭对因子，可以复合成二阶因子，即用它的零、极点表示为：212112101 )()()(NkkkNkMkkkMk zazpbbqzH其中 , ，分子和分母中的实系数二阶因子分别对N2121应于共轭零、极点。可以将上式分子和分母中单根一阶因子作为二阶因子的一种特例，那么上式就可以表示为 M 个实系数二阶基本节级联的形式：Mkkkk zHzabbzH11210 )()(其中 210)(zz

10、kkk图 2 级联型结构信号流为滤波器的二阶基本节， 为取整结果。 、 、 、 、)(zHk 1NMka12kb01则分别是第 k 个基本节的分母、分子系数，它们只关系到滤波器的某一对零、极点。b22使用 DSP Builder 设计级联型 IIR 滤波器方法DSP Builder 结合 MATLAB 强大的 Simulink 图形化环境，并借助于 MATLAB强大的计算能力和丰富的 IIR 滤波器设计函数，可以方便地进行 IIR 滤波器设计。使用 DSP Builder 设计 IIR 滤波器的步骤为：1 通过 matlab 将 DSP Builder 加入 simulink 库；2 打开 s

11、imulink 中刚刚添加的 Altera DSP Builder，然后用 matlab调用其中的器件，画出所设计的模型图；3 根据设计指标设计滤波器参数，然后进行 simulink 仿真；4 在原理图中添加 SingalCompiler，打开 SingalCompiler，选定对应器件，进行模型分析，把 mdl 模型转换成 VHDL 语言。5 用 Modelsim 对 VHDL 语言进行仿真；6 利用综合工具 Synplify 进行综合；7 进行 QuartusII 匹配，锁定引脚，选定器件；8 设计 FPGA 硬件电路，最后适配下载与调试。以 4 阶级联型 IIR 滤波器设计为例:通过 m

12、atlab 将 DSP Builder 加入simulink 元件库，在 Simulink 环境中调用 Altera DSP 库中的器件，在 matlab中建立一个新模型，按照下图调用 DSP Builder 模块进行设计，其模型如图 3所示：图 3 4 阶级联型 IIR 滤波器模型滤波器的系数可以通过 MATLAB 强大的计算功能进行计算，打开 MATLAB 的FDATool 进行系数计算，设置阶数为 4，输入相关技术指标，并进行相关分析，刷新模型，即可得到图 2 模型。3.IIR 滤波器硬件实现方案硬件工作过程：模拟信号经过 AD 转换器转换为数字信号，将数字信号输入FPGA 芯片中，FP

13、GA 芯片采用 IIR 数字滤波器算法对输入信号进行处理，将处理后的信号一方面可以通过数字接口进行传输，另一方面可以经 DA 变换以模拟量的形式输出，通过前后输入输出信号的对比，可以直观的分析滤波效果。原理图如下图：数字量化接口F P G A 芯片A / D 转换 D / A 转换模拟信号数字信号数字信号 模拟信号四、目标及工作进度预期目标：1 采用模块化的设计思想、设计 IIR 滤波器各模块，并给出各模块的仿真波形；2 给出 IIR 滤波器的幅频特性的仿真波形；3 用嵌入式分析仪观察 IIR 滤波器的输入和输出波形；4 要求波形稳定可靠，IIR 滤波模块便于扩展。工作进度第 1 3 周：资料查找、方案论证、英文资料翻译、开题报告撰写。第 4 7 周：完成各功能模块的 FPGA 编程。第 814 周：完成软硬件的调试。第 1518 周：毕业论文撰写，答辩图 4 硬件的系统原理框图