组成课后答案.doc

1、一 冯 诺依曼计算机的特点是什么？ 其中最主要的一点是什么？ 解：冯 诺依曼计算机的特点如下： 计算机（指硬件）应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成； 计算机内部采用二进制来表示指令和数据； 将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作。 第 点是最主要的一点。 计算机的硬件是由哪些部件组成的？ 它们各有哪些功能？解：计算机的硬件应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。它们各自的功能是： 输入设备：把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式。 输出设备：将计算机的处理结果以人或其

2、他设备所能接受的形式送出计算机。 存储器：用来存放程序和数据。 运算器：对信息进行处理和运算。 控制器：按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动工作。 计算机系统的主要技术指标有哪些？解：计算机系统的主要技术指标有：机器字长、数据通路宽度、主存容量和运算速度等。机器字长是指参与运算的数的基本位数，它是由加法器、寄存器的位数决定的。数据通路宽度是指数据总线一次所能并行传送信息的位数。主存容量是指主存储器所能存储的全部信息量。运算速度与机器的主频、执行什么样的操作、主存本身的速度等许多因素有关。二 将下列十进制数转换为 IEEE 短浮点数： 将下列 IEEE 短浮点数转换为

3、十进制数：（） ；（） ；（） ；（） ；（） ；（） 。三 某机为定长指令字结构，指令长度 位；每个操作数的地址码长 位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令已有 K 种，无操作数指令已有 L 种，问单操作数指令最多可能有多少种？ 上述三类指令各自允许的最大指令条数是多少？ 设某机为定长指令字结构，指令长度 位，每个地址码占 位，试提出一种分配方案，使该指令系统包含： 条三地址指令， 条二地址指令， 条单地址指令。 指令格式同上题，能否构成：三地址指令 条，单地址指令 条，零地址指令 条？ 为什么？ 某机字长为 位，主存容量为K 字，采用单字长单地址指令，共有 条指令。若

4、有直接寻址、间接寻址、变址寻址、相对寻址四种寻址方式，试设计其指令格式。解：操作码 位，寻址方式 位，地址码 位。 某机字长为 位，主存容量为K 字，指令格式为单字长单地址，共有 条指令。试说明：（） 若只采用直接寻址方式，指令能访问多少主存单元？（） 为扩充指令的寻址范围，可采用直接间接寻址方式，若只增加一位直接间接标志，指令可寻址范围为多少？ 指令直接寻址的范围为多少？（） 采用页面寻址方式，若只增加一位 ZC（零页现行页）标志，指令寻址范围为多少？ 指令直接寻址范围为多少？（） 采用（） 、 （） 两种方式结合，指令的寻址范围为多少？ 指令直接寻址范围为多少？四 已知 X 和 Y ，试用

5、它们的变形补码计算出 X Y ，并指出结果是否溢出。（） X ，Y （） X ，Y （） X ，Y （） X ，Y 分别用原码乘法和补码乘法计算 X Y 。（） X ，Y （） X ，Y （） X Y ，过程略。 分别用原码和补码加减交替法计算 X Y 。（） X ，Y （） X ，Y （） X ，Y （） X ，Y 五 存储器的主要功能是什么？ 为什么要把存储系统分成若干个不同层次？ 主要有哪些层次？解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为了解决存储容量

6、、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为 Cache 主存存储层次（Cache 存储系统） ；主存和辅存间称为主存 辅存存储层次（虚拟存储系统） 。 动态 RAM 为什么要刷新？ 一般有几种刷新方式？ 各有什么优缺点？解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。常见的刷新方式有集中式、分散式和异步式 种。集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，

7、而且存储容量越大，死区就越长。分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。异步方式虽然也有死区，但比集中方式的死区小得多，而且减少了刷新次数，是比较实用的一种刷新方式。 某机字长为 位，其存储容量是KB ，按字编址的寻址范围是多少？ 若主存以字节编址，试画出主存字地址和字节地址的分配情况。解：某机字长为 位，其存储容量是 KB ，按字编址的寻址范围是 KW 。若主存以字节编址，每一个存储字包含 个单独编址的存储字节。假设采用大端方案，即字地址等于最高有效字节地址，且字地址总是等于 的整数倍，正好用地址码的最末两位来区分

8、同一个字中的 个字节。主存字地址和字节地址的分配情况如图- 所示。 一个容量为K 位的存储器，其地址线和数据线的总和是多少？ 当选用下列不同规格的存储芯片时，各需要多少片？K位，K位，K位，1K位，K位，K 位。解：地址线 根，数据线 根，共 根。若选用不同规格的存储芯片，则需要：K 位芯片片，K 位芯片片，K位芯片片，K位芯片片， K位芯片 16 片， K位芯片 片。 现有 的存储芯片，若用它组成容量为 K 的存储器。试求：（） 实现该存储器所需的芯片数量？（） 若将这些芯片分装在若干块板上，每块板的容量为K ，该存储器所需的地址线总位数是多少？ 其中几位用于选板？ 几位用于选片？ 几位用作

9、片内地址？解：（） 需 的芯片 片。（） 该存储器所需的地址线总位数是位，其中位用于选板，位用于选片，10位用作片内地址。 已知某机字长 位，现采用半导体存储器作主存，其地址线为 位，若使用K 的 SRAM 芯片组成该机所允许的最大主存空间，并采用存储模板结构形式。（） 若每块模板容量为K ，共需多少块存储模板？（） 画出一个模板内各芯片的连接逻辑图。解：（） 根据题干可知存储器容量为 KB ，故共需 块存储模板。（） 一个模板内各芯片的连接逻辑图如图- 所示。六 设一地址指令格式如下：现在有 条一地址指令：LOAD （取数） 、ISZ（加“”为零跳） 、DSZ（减“”为零跳） 、STORE（

10、存数） ，在一台单总线单累加器结构的机器上运行，试排出这 条指令的微操作序列。要求：当排 ISZ 和 DSZ 指令时不要破坏累加寄存器 Acc 原来的内容。解：（） LOAD（取数）指令PC MAR ，READ ；取指令MM MDRMDR IR ，PC PCA MAR ，READ ；取数据送 AccMM MDRMDR Acc（） ISZ（加“”为零跳）指令取指令微操作略。A MAR ，READ ；取数据送 AccMM MDRMDR AccAcc Acc ；加If Z then PC PC ；结果为 ，PC Acc MDR ， WRITE ；保存结果MDR MMAcc Acc ；恢复 Acc（）

11、 DSZ（减“”为零跳）指令取指令微操作略。A MAR ，READ ；取数据送 AccMM MDRMDR AccAcc Acc ；减If Z then PC PC ；结果为 ，PC Acc MDR ， WRITE ；保存结果MDR MMAcc Acc ；恢复 Acc（） STORE（存数）指令：取指令微操作略。A MAR ；Acc 中的数据写入主存单元Acc MDR ， WRITEMDR MM 某计算机的 CPU 内部结构如图唱 所示。两组总线之间的所有数据传送通过 ALU 。ALU 还具有完成以下功能的能力：F A ； F BF A ； F B F A ； F B 写出转子指令（JSR）的取

12、指和执行周期的微操作序列。 JSR 指令占两个字，第一个字是操作码，第二个字是子程序的入口地址。返回地址保存在存储器堆栈中，堆栈指示器始终指向栈顶。解： PC B ，F B ，F MAR ，Read ；取指令的第一个字 PC B ，F B ，F PC MDR B ，F B ，F IR PC B ，F B ，F MAR ，Read ；取指令的第二个字 PC B ，F B ，F PC MDR B ，F B ，F Y SP B ， F B ，F SP ，F MAR ；修改栈指针，返回地址压入堆栈 PC B ，F B ，F MDR ，Write Y A ，F A ，F PC ；子程序的首地址 PC E

13、nd 某机主要部件如图- 所示。（） 请补充各部件间的主要连接线，并注明数据流动方向。（） 拟出指令 ADD （R ） ， （R ） 的执行流程（含取指过程与确定后继指令地址） 。该指令的含义是进行加法操作，源操作数地址和目的操作数地址分别在寄存器R 和 R中，目的操作数寻址方式为自增型寄存器间址。解：（） 将各部件间的主要连接线补充完后如图- 所示。（） 指令 ADD （R ） ， （R ） 的含义为（R ） ） （R ） ） （R ）（R ） R指令的执行流程如下： （PC ） MAR ；取指令 Read M（MAR） MDR IR （PC ） PC （R ） MAR ；取被加数 Read M（MAR） MDR C （R ） MAR ；取加数 Read M（MAR） MDR D（R ） R ；修改目的地址（C） （D） MDR ；求和并保存结果WriteMDR MM CPU 结构如图唱 所示，其中有一个累加寄存器 AC 、一个状态条件寄存器和其他 个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。（） 标明 个寄存器的名称。（） 简述指令从主存取出送到控制器的数据通路。（） 简述数据在运算器和主存之间进行存取访问的数据通路。解：（） 这 个寄存器中， a 为存储器数据寄存器 MDR ，b 为指令寄存器 IR ，c