全国研究生电子设计大赛.DOC

1、全国研究生电子设计大赛全数字 FM 接收机学 校： 成都信息工程学院 目 录1. 绪论 .12. 系统总体与指标设计 .12.1 系统总体简介 .12.2 A/D 转换器的选择 .22.3 数控振荡器（NCO）指标 .22.4 高速抽取滤波器指标 .32.5 邻频抑制 FIR 低通滤波器指标 .32.6 数字 FM 解调方法 .42.7 低速抽取滤波器指标 .52.8 音频输出 .63. 系统硬件的实现 .63.1 射频前端 .83.2 电源 .93.3 A/D 转换器电路 .93.4 FPGA 最小系统电路 .103.5 音频输出电路 .123.6 功率放大电路 .124. 设计总结 .16

2、附件 .1811. 绪论软件无线电是上世纪末新兴的一门学科，它突破了传统的无线电台以硬件为核心的功能单一、可扩展性差的设计局限性，强调以可编程的硬件作为通用平台，尽量地用可升级、可重配置的软件来实现各种无线电功能的设计新思路。软件无线电是多频段无线电，它具有宽带的天线、射频前端、模-数/ 数 -模变换，能够支持多个空中接口和协议，在理想的状态下，所有方面(包括物理空中接口)都可以通过软件来定义。软件无线电不仅能应用在通信领域，也可以应用在无线电工程的其他相关领域，如：雷达、电子战、导航、广播电视、测控等领域。针对频带为 88108MHz，最大频率偏差为 75KHz 的 FM 信号，本设计实现了

3、一种宽带中频带通直接采样的 FM 全数字接收系统。在具体设计方面，首先，通过 MATLAB 进行系统的仿真；然后，利用 FPGA 平台实现 FM 信号的解调以及音频输出；最后，通过丁类音频功率放大器输出声音。主要技术包括：数字混频、CIC 抽取滤波及补偿、FIR 低通滤波、FM 数字解调和音频功率放大等。2. 系统总体与指标设计系统总体简介 98Mhz20hzADCXilnx FPGAC6SL9UDA134TS D LR80MHz AP图 2-1 系统框图22.2 A/D 转换器的选择首先，确定 A/D 转换器的采样速率。根据过渡带允许混叠时的带通采样定理。， （3-1）0214snffA1r

4、B其中 为正整数； 为抗混叠滤波器的矩形系数。0,123n r取 为 80MHz， 为 2，那么中心频率 为 100MHz。考虑到覆盖 FM 信号 88108MHz 的频道sfn0f范围，带宽 B 最小为 24MHz，那么由（3-2）1sfrB可得 ，对于前端的 LC 带通滤波器，这是完全可实现的。2.3r其次，确定 A/D 转换器的分辨率。因为器件的分辨率越高，所需的输入信号幅度越小，对模拟前端的放大量要求也越小。 A/D 的分辨率主要取决于器件的转换位数和器件的信号输入范围。考虑到 FM 信号较通信信号要清晰的多，因此可以选择转换位数在 10bit 以内，Vpp 范围在 2V 以上的A/D

5、 转换器件。再次，确定 A/D 的模拟输入带宽。A/D 转换器的模拟输入带宽指标是衡量其内部采样保持性能的重要指标，A/D 器件的采样孔径误差越小，其模拟输入带宽就越宽，所能适应的输入信号频率也就越高。对于中频以上的带通采样，模拟输入带宽必需高于输入采样信号的最高频率。因此，A/D转换器的模拟输入带宽必需在 108M 以上。最后，确定 A/D 的动态范围以及其他接口参数。考虑到电源的结构，系统处理要求，选择 3.3V供电，TTL 电平， 2 进制补码并行输出的 A/D 转换器件。综合以上考虑，本设计选择美国 ADI 公司的 AD9215BRU-105 器件作为中频带通直接采样的A/D 转换器。

6、2.3 数控振荡器（NCO ）指标NCO 是决定数字下变频性能的最主要因素之一。NCO 的性能与数据位数有关，NCO 的数据位数包括相位数据位数和相位的正弦值数据的位数。根据 Xilinx 公司给出的 DDS 输出频率分辨率公式（3-3）2nclkBf假设系统时钟 为 80MHz，相位数据位数 取为 32，则输出频率分辨率将达到 0.0186Hz，clkf 满足要求。考虑到 A/D 的数据位 10 位，以及数字混频后的输出位宽不易过宽，固 NCO 的输出位宽3选择 16 位是比较合适的。2.4 高速抽取滤波器指标当信号通过数字下变频处理后，位宽已经展宽到 25 位，数据率为 80MHz。要实现

7、高速抽取滤波，又能节省硬件资源。级联积分器梳妆滤波器（CIC 滤波器）因有不许乘法运算的优势尤其适合做高速抽取，其次是适合做 2M 倍抽取或内插的半带滤波器。通常的方案是 CIC 加半带滤波器的方法实现高速，多倍抽取。但在本设计中，考虑到硬件资源以及算法的精简性，采用 CIC 直接高倍抽取加 CIC 补偿的方法。首先，设计一个抽取倍数为 128，延时参数为 1，6 级级联的 CIC 滤波器。考虑到高倍抽取带来的通带畸变，必须在后级加以补偿，提高通带特性。所以，在速率将为 625KHz 后，马上要进行CIC 补偿滤波。经过补偿的 CIC 滤波器的幅频响应，通带局部放大图如图 3-2 所示。补偿后

8、的滤波器 3dB 通带截至频率在 200KHz 附近，在 250KHz 和 450KHz 附近阻带衰减最大，达到了-50dB。在保全有用信号的同时，完全能够抑制抽取带来的混叠效应。图 3-2 经过补偿的 CIC 滤波器的幅频响应，通带局部放大图2.5 邻频抑制 FIR 低通滤波器指标完成高速抽取滤波后，数据速率已经降低到 625KHz，可以做高阶的 FIR 滤波。由于一般 FM 信号的频偏在 75KHz 以内，所以设计的 FIR 低通滤波器通带频率指标必须稍稍大于 75KHz。FM 信号不同频道之间的间隔为 200KHz，所以阻带频率不超过 200KHz 最好。本设计主要考虑，上一级滤波得阻带

9、衰减并不是特别理想，需要进一步抑制阻带内的无用信号。因此，采用高阶阻带特性好的FIR 低通滤波器。采用 Equiripple 方法设计，其幅频响应局部放大图如图 3-3 所示。可见，阻带衰减4在图 3-3 FIR 低通滤波器幅频响应局部放大图115KHz 附近时达到了 -80dB，满足设计要求。该滤波器为 68 阶 FIR 滤波器。2.6 数字 FM 解调方法解调是软件无线电中最为关键的信号处理能力。本文使用 I/Q 信号对接收数据进行解调，FM 的表达式为：（3-4）00cosnmkAns对信号进行正交分解后得：同相分量： 00XI正交分量： sinkQ对正交与同相分量之比值反正切运算：（3

10、-5）arctQIX可以得到：1fnn（3-6）利用上式就可以得到瞬时频率 .f52.7 低速抽取滤波器指标在数据率为 625KHz 时，进行完 FM 数字解调后，直接面对的就是音频信号。而要解出 FM 单声道信号只需进一步做通带频率为 15KHz 的低通滤波即可。但是，本设计有一个限制条件，语音输出采用的飞利浦的 UDA1341 语音芯片，其最高采样率在 50KHz 以内，不同设置模式稍有差别。因此，要完全耦合上该语音芯片，现今的数据速率太快。还需要进一步抽取滤波，使得输出速率能耦合上语音芯片。根据 UDA1341 的数据手册，可以计算出在 时， 取 10MHz 刚好满足256sysffsy

11、f该模式的最大最小范围，其最大最小范围是 78131 纳秒。同时， 刚好等于 39062.5Hz，是625KHz 的 1/16。因此，只需在现有速率下继续做 16 倍抽取即可。本设计依然可以采用高速抽取滤波的结构，但是要注意的是，这时的阻带截止频率不能超过 19531.25Hz，而通带截止频率又达到了15000Hz。对于需要补偿的 CIC 结构来说，这种条件是极为苛刻的。因此，直接利用该结构抽取到想要的数据速率上是不容易实现的。这里采用两级抽取的方式，先用 CIC 加补偿的结构做 8 倍抽取，再利用高阶的 FIR 低通滤波器做 2 倍抽取。设计的 CIC 滤波器的抽取因子为 8，延时为 1，阶

12、数为 6。通带畸变带来的信号畸变也是显而易见的，要保证语音信号的质量，必须进一步做 CIC 补偿滤波。幅频响应如图 3-4 所示。图 3-4 CIC 补偿滤波幅频响应然后，设计高阶的 FIR 低通滤波器进行 2 倍抽取滤波。该级抽取滤波时的数据速率已经降为了极低的 78125Hz，那么在此基础上做的 2 倍抽取 FIR 滤波器特性可以做到近乎理想状态，这也是有必要的，因为前级滤波器的阻带衰减最大不过 45dB，要有较好的抗混叠特性，下级滤波器的阻带衰减肯定要求较高。与此同时，该级滤波器的输出直接输出语音信号，要保证声音质量，通带特性和过渡带宽都需要比较高的技术指标。最终的设计参数如下： 16,

13、25, 60,passtoppasstopfKHzfzD0.1dB,dens =20其幅频响应图如图 3-5 所示。6图 3-5 FIR 滤波器幅频响应2.8 音频输出经过数据速率匹配以后的数据直接通过 IIS 接口传输到 UDA1341 语音芯片，就可以原声播放了。然后，外接 D 类音频功率放大芯片 TPA3004D2 制作的功放电路，该电路采用了 250KHZ 脉宽调制技术。250KHZ 的开关频率、T1 具有良好的传真度、很低的开关损耗等优势使得 TPA3000D 效率达到了 85%以上，系统中的热量损耗大大减小，因此节省了体积大的散热器和穿孔的空间，降低了元件的采购成本。在不采用散热器

14、的情况下也可实现连续功率输出。3. 系统硬件的设计本设计主要器件采用 Xilinx 的 XC6SLX9-2TQG144 实现多速率抽取滤波，FM 解调以及音频输出功能。前端 A/D 转换器采用 ADI 公司的 AD9215BRU 器件。硬件系统框图如图 4-1 所示。7Xilnx FPGA XC6SLX9-TQ14Serial Port Conect Pin A/D485420mA图 4-1 硬件系统框图左声道话筒线路输入右声道话筒线路输入幅值放大幅值放大T P A 3 0 0 4 D 2D 类音频放大频率均衡频率均衡L C 低通滤波L C 低通滤波音频输入耳机图 4-2 音频功率放大器结构图

15、8射频前端射频前端框图如图 4-3，天线使用自制铜丝天线。滤波器采用 LC 三阶椭圆滤波器设计而成。滤波器原理图如图 4-4 所示。放大电路采用 ERA-2SM 芯片进行五级级联组成，该芯片在 100MHz 范围内具有稳定的 16.5db 的放大倍数。采用 12V 供电，外接上拉电感作为输出。原理图如图 4-5 所示。L C 滤波 放大A D图 4-3 射频前端框图LC 滤波器采用三阶椭圆滤波器，LC 谐振频率由式 4-1 计算得到：（4-1）LCf21电路中所使用的电容和电感的参数为修正后的参数。L16470nHL1768nH L1833nHL19470nHC53 5.1pFC5475pF C5533pFC565.1pFP2SMAIN图 4-4 三阶 LC 带通滤波器原理图1 234JP1ERAC17103C18 104C19103L3270nHR1220/2WVCCIN图 4-5 放大电路原理图