基于ARM的嵌入式系统的速成样机平台设计.doc

1、 1 基于 ARM的嵌入式系统的速成样机平台设计 在嵌入式系统的设计中，硬件模型的设计是非常重要的。在这篇论文中，我们将讨论一种我们自行设计的快速模型平台，这是基于 ARM的嵌入式系统的。这是一种低成本的设计方法，并且符合在嵌入式系统模型发展上对于灵活性和易测试性的要求。我们提供的方法同样支持系统硬件模块各个部分的更新和重利用。 虽然快速模型平台是为基于 ARM的嵌入式系统设计的，但是我们的方法是普遍适用的而且可以被广泛应用于其它各种类型的嵌入式系统。 1介绍 嵌入式系统的应用非常广泛，例如在手机、寻呼机、录像机、可 携式摄像机、自动调温器、路边租用汽车的登记设备、自动售货机、用计算机处理存货

2、清单的控制设备、数字体温计、电话应答机、打印机、便携式视频游戏、机顶盒 还可列出很多。对于嵌入式系统的需求是巨大的，同样它的发展也是很快的。 为了生产出满足复杂系统要求而且适应市场的正确的、第一手产品，设计的确认工作在整个设计过程中是非常关键的。对于确认，一个可能的选择是模仿已经设计出的系统。但是如果系统要求一个高水平的模型，那么模仿虽然快可就不可能非常准确，因为低水平的模型只能满足一般质量评估的要求。一旦实时系统的调试要考虑进去，目标系统、还有它的环境、及其运行信息就显得特别重要。因此，用模仿的方法来做的静态分析机会让人感觉效率太低。而且模仿不能揭示在实时物理系统方面更深层次的问题。 一个硬

3、件样机是最终设计的可考代表，它保证了实时行为。同时它也是发现硬件深层次问题的基础工具。正是由于这些原因，硬件样机设计成为整个设计流程中非常重要的一步。传统上，样机设计的都与它的目标系统的 PCB版很相似。 随着嵌入式系统变得越来越复杂，对于系统的测试就显得越来越重要。表面设置组件和多层 PCB 板的发展，导致了更小的板子和更紧凑的版面设计。这就使得 传统的测试方法，例如：外部探测器和 “ 钉板 ” 测试装置，很难实现。结果，从板子上获得对硬件测试和软件开发有用的信号变得不可行，而且使在样机上查找错误变得越来越难。因此，样机的设计必须考虑可测试性。然而，简单的加一些测试点是不够的。如果样机上的错

4、误被检测出来，比如信号的错误连接，那么那是不可能在多层且与各种设置都紧密相关的 PCB 板上纠正的。因为这些都会影响到样机上的其它设置，增加项目开发的时间同时会提高成本。 除了可测试性，保持样机在开发过程中的高度灵活性也是非常重要的，因为设计规格是会经常改动的。目前复杂系统常 常不是拼凑在一起的，而是会利用先前已经设计的一些模块，像是：处理器、存储器、或是外围电路。这样做是为了应付越来越激烈的市场竞争的压力。按照这些严密的方法论，我们就会明白设计时的大部分精力放2 在：将用户的需求拆分成合适的功能模块和再组成目标系统上。 很多以前的研究结论建议：将 FPLDs添加到最终的设计中以增加系统的灵活

5、性，因为 FPLDs 可以在它们的管脚间提供可编程的连接而且还可以带来其他一些好处。然而，外加设备可能会增加产品的成本和电源的负担，减弱目标系统的市场竞争力。除了这些问题，还有一个建议的方法就是将 FPLDs在硬件样机中最为中介手段，然而这种方法将会给样机的设计带来额外的工作。而且样机上的模块不能被直接重复利用。在市场上，有一些公司提供基于 FPLDs 的速成样机的商业解决方案。这些产品旨在对片上系统的功能检查，而不是以嵌入式系统的设计和发展为目标。 在这篇论文里，我们将提供自行设计的基于 ARM的嵌入式系统的速成样机平台，这是一种低成本的解决方案，并且符合在嵌入式系统样机发展方面对于灵活性和

6、可测试性的要求。它同样支持系统硬件各个部分的更新和模块的再利用。 论文剩下部分的结构是这样的：第二部分，我们将讨论自行 设计的速成样机平台的细节。第三部分，将展示实验的结果，接下来的第四部分是全面的结论。 2.速成样机平台设计 A 总揽 基于 ARM的嵌入式处理器被广泛应用于嵌入式系统，这是由于它们的低成本，低功耗和高性能。基于 ARM 的嵌入式处理器是高度集成的片上系统，它包括一个ARM内核，和各种各样地外围设备。很多基于 ARM的嵌入式处理器，比如： 68采用一种简单的结构就像 Fig.1 所示。 集成存储器控制器提供外部存储器总线接口，这种接口支持各种各样的存储器芯片和各种操作模式（同步

7、，异步，突发模式）。而且可以将扩展 总线的外围芯片连接到存储器总线上。片上外围设备应该包括中断控制器，操作系统时钟， UART（通用异步收发器）， I2C（两线式串行总线）， PWM（脉宽调制）， AC97（一种声卡）等等。其中一些外围设备的信号是多元的，它们都有多功能的数字 I/O 管脚来为用户提供方便，而其它的一些片上外围设备，例如： USB 主机 /客户机，就会提供专用的外围设备信号管脚。通过连接或是扩展这些管脚，用户可以利用这些片上外围设备。当片上外围设备不能满足目标系统的要求时，就得扩展额外的外围设备芯片。 基于 ARM的嵌入式系统结构如图 2所示。整个 系统由嵌入式处理器，存储器设

8、备，外围设备组成。为了设计成速成样机，那么平台应该可由各个模块通过灵活的方式迅速组装成一个整体。我们的基本方法是插入一个可重新配置的互相连接的模块，然后用 FPLD组成系统，并且使信号间的连接可调整，同时使其具有可测试性。在决定如何设置这样的模块之前，我们首先应该分析系统的结构。 在图 Fig.2中展示的嵌入式系统可以被分为两部分。一部分是由嵌入式处理器和存储器设备构成的小型系统。另一部分是由嵌入式处理器的片上外围接口扩展的外围3 设备和有总线扩展的外围芯片、电路组成。 最小限度的系统 是嵌入式系统的核心，它决定了嵌入式系统的处理能力。嵌入式处理器的时钟频率可以达到 400MHz，而且可以达到

9、更高。总线连接处理器和存储器的速度可以达到 100MHz以上。因为 FPLD的管脚间传播延时的数量级在十亿分之一秒，所以插入这样一个设备将会消弱系统的性能。 外围设备可以使嵌入式系统与外界环境相通信和交互。一般来说，外围电路是高度模块化和独立化的。所以在它们之间几乎不需要设置什么灵活的连接手段。 这里我们运用可重新配置的相互连接的模块来代替微型计算机和外围设备之间的连接，这种方法可以实现灵活的连接，使模块 和外围电路的接口配置变得容易。由于外围设备和处理器间的数据交换速度比最小限度系统要慢很多，所以用 FPLD的方法是可行的。 按照这种思路，我们设计的速成样机平台如图 3所示。我们在平台和载有

10、最小限度嵌入式目标系统的嵌入式处理器核心开发板之间定义接口 ICB。在平台和载有扩展的外围电路和模块的外围设备板之间定义接口 IPB。这样做可以使我们同时更新嵌入式目标系统的各个模块，而且可以使它们快速组成一个样机，而且这种方法支持模块的再利用。 ICB和 IPB接口通过可重新配置的连接模块连接在一起。在结构图里也用到了一些外围模块，比如： RS-232模块，网口扩展模块， AC97，存储器卡槽等等。整个平台都通过可重新配置的连接模块来开发嵌入式系统。 用 FPLD这一艺术级的设备，我们设计了用于在最小限度系统和外围设备之间联接、管理、测试总线和 I/O 信号的可重新配置的连接模块。 当符合具

11、体协议的存取总线在控制信号来确认数据的传输方向时，我们可以通过在 FPLDs 里设计一个总线通信收发器连载监测这一行为。然而 I/O 管脚的这种互相连接会很复杂。由于 I/O 管脚的功能是复合，所以 这会有拥有双向信号方向的 I/O 管脚，例如：给片上 I2C（两线是串行总线）接口提供的信号，和给片上 MMC（多媒体控制器）接口提供的信号。这些管脚上的数据传输方向再不需要外部信号的情况下是可以改变的，这就使得通过 FPLDs 来连接非常困难。一个可能的解决方案是根据通信协议设计一个复杂状态机，用以控制数据的传输方向。我们的设计方案里，在 ICB和 IPB接口的特殊位置放置双向信号管脚，然后利用

12、跳线直接连接需要的信号管脚。但有一个问题是会减弱平台的灵活性。 利用 FPLD来建立互相联接的模块，不仅仅是要提供低成本和简单的结 构，更重要的是会带来很多其它好处。首先，通过在 FPLD进行内部逻辑修改和管脚的重定位，会使连接可以实现动态改变。其次，由于 FPLD与嵌入式处理器的大部分管脚相连，这就使得用 BST（ Boundary-Scan Test, IEEE Standard 1149.1 specification）监测物理结构设计时出现的连接错误变得可行。再次，在不影响整个系统设计和性能的基础上，4 可以向 FPLD的 I/O 引脚上发送 FPLD内部信号和数据。而且甚至可以在 F

13、PLD内设置嵌入式逻辑分析器，使硬件的测试和软件的开发变得容易。 C 电源供应 电源的耗散会极大的影响系统的成本和可靠性。这现在已经在嵌入式系统设计上成为一个越来越重要的问题，而不仅仅是在便携式电子工业领域，而且在其它包括消费电子产品领域，工业控制领域，通信领域也变得越来越突出。为了使嵌入式系统的电源设计变得容易，电源问题也被纳入到平台设计的考虑范围之内。 首先，平台上设备的电源供应是与核心板和外围设备扩展板是分离的，这使得测量、核查嵌入式目标板的电源耗散更加容易。其次，为核心板和外围设备扩展板提供的电源是在一块分离的板子上的设制的，然后通过一个插槽与目标板相连。这样就可以设计出灵活的电源系统

14、以加快整个设计的过程。 为了满足在数据传输和处理上的高速度和低功耗的要求，嵌入式处理期的商家使用更加高级的处理技术，而这种技术要求更加低的核心运行电压；同时商家要保证接口电压与市场上销售的低电压半导体设备相兼容。因此，几乎每一种嵌入式处理器都提供不止一个电源，例如为内部逻辑提供的电源，为相同步电路和振荡器提供的电源，为存储器总线接口提供的和为 I/O 引脚提供的。更进一步的说，不同的嵌入式处理器对电源有着不同的要求，比如不同的电源电压，加电顺序。在不同的 CPU 里，我们调整核心电压的不同方法 ，这些方法的运行模式都会使电压的耗散达到最小。 一项对基于 ARM的嵌入式处理器的广泛调查表明，大部

15、分都不需要多于 3 组的独立电源，如 TABLE 1所示。 由于不同的外围设备为不同的设计目的需要不同的电压，例如 USB需要 5 V的电压，我们将一个与核心板和外围设备板槽相连的电源供应槽分为 4个频道。每一个电源供应频道会有显示电源输出状态良好的信号，及有关闭电源信道的关闭信号。这些信号直接与核心板的插槽相连接，用以调节嵌入式处理器对于加电顺序的要求。为使电压能够动态调节，一些控制信号可以通过可重新配置的互相连接模块 发送到电源供应板子上。 3试验结果 由于速成样机平台仍在发展，我们展示的例子就是运用这些已有的例子来设计的。这是一个基于 Intel XScale PXA255 的嵌入式系统

16、样机。图 5（ a）展示了样机的结构。图 5（ b）是它的成品照片，蓝牙与样机的 USB端口相连，且插入了 CF LAN卡。 这里 FPGA 的功能就如图 3 中的可重新配置的互相连接模块的功能。大部分外围设备都可通过 FPGA连接到系统，很多外围设备都可根据需要方便的进行接口。因为 FPGA和 PXA255都支持 BST，我们就可以进行测试，例如：可以通过 JTAG口和5 BST的方法来检查两设备连接上的短路和开路错误。这里我们用开放软件包 11来实现 BST。 FPGA的内部信号可以很容易的发送给用于调试的发光二极管矩阵，这对于一些简单的调试和测试是非常有用的。我们也在 FPGA中插入由

17、Altera 公司的 Quartus II 软件提供的 SignalTap II嵌入逻辑分析仪，来处理更加复杂的情况。在逻辑分析仪的帮助下，我们可以获取和管理在很长一段时间内的数据传输情况。这样可以缩短样机系统的调试过程。如图 6 所示，就是逻辑分析仪俘获的在初始化 Philips ISP1161 USB13主机芯片时，嵌入式处理器和 USB主机模块的数据通信情况。 可以从描绘的图上清楚地看到嵌入式处理器在向地址 01H（ ISP1161主机控制器的命令端口）写 0027H 来获得主机控制器芯片 ID 寄存器，从地址 00H（ ISP1161 主机控制器数据端口）读取 6120H（芯片的 ID

18、）。 样机系统的电源供应模块被设置在一块单独的板子上，并通过一个插座与系统相连。我们为样机系统设计了两个电源模块 。 一个是大模块由简单而低功耗的线性调整仪组成为固定输出提供电源（如图 7的上部）；另一个是比较紧凑的模块，有复杂 且高效的非线性调整仪构成，它具有调节动态电压的能力（如图 7 的下部所示）。先前的模块用来在硬件测试和软件开发时提供基础的电源。在开发的过程中，第二种方法出现并最终代替了第一种方法。由于电源供应模块是与样机相分离的独立模块，所以就可在不影响系统其他部分更新的情况下，来发展电源供应模块。 在这种灵活的样机的帮助下，我们最终在大约一星期内，完成了硬件开发和包括引导程序、操作系统（ Arm-Linux）移植和驱动程序开发等软件设计的工作。 4结论 在这篇论文里，我们论述了一种基于 ARM的嵌入式系统的速成样机平台设计 方法。这种方法是嵌入式系统发展的过程中，符合对样机的灵活性和可测试性要求的。 在样机平台的帮助下，嵌入式目标系统的各个模块均可独立更新，而且先前的一些模块也可以被运用到下一代的设计中。这样就大大加快了开发的过程。 虽然速成样机平台是为基于 ARM的嵌入式系统设计的，但是我们的方法是普遍适用的，它也可以用于其他类型的嵌入式系统。