温馨提示：由于个人手机设置不同，如果发现不能下载，请复制以下地址【https://www.wenke99.com/d-12754209.html】到电脑端继续下载（重复下载不扣费）。
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。 2: 试题试卷类文档，如果标题没有明确说明有答案则都视为没有答案，请知晓。 3: 文件的所有权益归上传用户所有。 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。 5. 本站仅提供交流平台，并不能对任何下载内容负责。 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
本文（Verilog语言综合问题研究.docx）为本站会员（人***）主动上传，文客久久仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私，请立即通知文客久久（发送邮件至hr@wenke99.com或直接QQ联系客服），我们立即给予删除！
摘要：综合问题是FPGA设计过程中的关键环节，综合的结果就是系统设计的硬件结构，决定了系统的性能文章通过RTI电路模型来分析代码风格对综合结果的影响，介绍了著名的DC综合器的综合约束模型.为FPGA设计者提供最佳的综合设计策略.随着计算机技术和微电子技术的发展，ASIC（ApplicationSpecificIntegratedCircuit，专用集成电路）设计或SoC（SystemonaChip，单片系统）设计成为电子电路设计的重要课题使用硬件描述语言Verilog（或VHDL）在FPGA（FieldProgrammableGateArray，现场可编程门阵列）器件上开发产品或进行ASIC的原型设计与验证的EDA（ElectronicDesignAutomation，电子设计自动化）技术可有效降低产品上市风险，降低开发成本，缩短产品上市周期，受到了电子工程师的青睐.这种以硬件描述语言和综合技术为核心的EDA技术，综合问题在设计中起着关键作用综合就是逻辑综合器根据约束条件把Verilog（或VHDL）描述的RTL（RegisterTransferLevel，寄存器传输级）
Copyright © 2018-2021 Wenke99.com All rights reserved
工信部备案号：浙ICP备20026746号-2
公安局备案号：浙公网安备33038302330469号
本站为C2C交文档易平台，即用户上传的文档直接卖给下载用户，本站只是网络服务中间平台，所有原创文档下载所得归上传人所有，若您发现上传作品侵犯了您的权利，请立刻联系网站客服并提供证据，平台将在3个工作日内予以改正。
