基于DSP数据采集电路设计.doc

1、学 号 09750208 DSP 原理及应用课程设计 设计说明书 基于 DSP 数据采集电路设计 起止日期： 2012 年 12 月 17 日 至 2012 年 12 月 22 日 学 生 姓 名 王永健 班级 09 电气 2 班 成绩 指导教师 ( 签字 ) 控制与机械工程学院 2012 年 12 月 22 日 天津城市建设学院 课程设计任务书 2012 2013 学年第 一 学期 控制与机械工程 学院 电气工程及其自动化 专业 09 电气 2 班级 课程设计名称 ： DSP 原理及应用 设计题目： 基于 DSP 数据采集电路设计 完成期限： 自 2012 年 12 月 17 日至 2012

2、 年 12 月 22 日共 1 周 设计依据、要求及主要内容（可另加附页）： 一、课程设计的目的 通过 本 课程设计， 锻炼 学生 查阅资料、方案比较、 运用知识 的能力。使学生掌握 C54 系列 DSP 芯片的结构、原理和典型应用 ，并且能够熟悉 DSP 的开发流程和基本的 设计 方法 ， 既巩固 所学的 基础 理论知识， 又为学生日后从事开发设计奠定基础。 二、课程设计的内容及要求 选择合适的器件，了解元器件的工作原理，进行 数据采集电路设计 ，完成 1、硬件电路设计 2、编写 A/D 数据采集程序。 3、 书写设计说明书 三、参考资料： 1、吴冬梅 张玉杰 北京大学出版社 DSP 技术及

3、应用 2、戴明桢 周建江 北京航天航空大学出版社 TMS320C54X DSP 结构、原理及应用 3、王安民 陈明欣 清华大学出版社 TMS320C54X XDSP 实用技术 4、 苏涛 .DSP 实用技术 .西安 :西安 电子科技大学出版社 指导教师 （签字）： 教研室主任（签字）： 批准日期： 2012 年 12 月 22 日 目录 一、摘要： . 3 二、基本理论 . 4 三、选择芯片 . 5 1、 TMS320c5416 . 5 2、 DAC7625 . 5 3、 AD7864 . 5 四、硬件结构及其工作原理 . 5 1、元器件工作原理 . 5 （ 1） AD7864 . 5 （ 2

4、） TMS320c54 硬件结构 . 7 2、 DSP 与 AD7864 的接口电路 . 9 3、 DAC7625 与 TMS320VC5416 接口设计 . 10 五、 A/D 数据采集程序设计 . 11 1、程序设计思想 . 11 2、程序流程图 . 11 六、心得体会 . 13 参考文献 . 14 一、 摘要： 通过利用 TI公司的 TMS320c5416和 DAC7625相组合连接成的数据采集系统 和 AD7864，利用 AD、I/O 口等方面知识 ，组成 DSP 数据 采集电路。 利用 c 语言编程 设计 A/D 数据采集程序，从硬件和软件两个方面的设计进行阐述，介绍了存储器模块、

5、A/D、 D/A 模块以及接口等硬件电路和 TMS320c54x02 DSP 软件开发流程进行了分析研究和设计。 在采集信号时需要前向通道 AD 输入和后向通道通道 DA使 DSP 芯片和实际系统连接起来，最终形成了数据采集 系统 。 关键字： AD7864， TMS320c5416， DAC7625，数据采集 二 、基本理论 数据采集：由于一个模拟信号在时间上是连续的，而数字信号要 求在时间上是离散的，这就要求系统每经过一个固定的时间间隔对模拟信号进行测量。这种测量就叫做采样。这个时间周期就叫做采样周期，它的倒数称为采样频率。 采样频率满足采样定理：对于一个模拟信号，如果能够满足采样频率大于

6、或等于模拟信号中最高频率分量的两倍，那么依据采样后得到的离散序列就能够没有失真地恢复出模拟信号。 量化：所谓量化就是把采集到的数值送到量化器（ A/D 转换器）编码成数字，每个数字代表一次采样所获得的声音信号的瞬间值。量化时，把整个幅度划分为几个量化级（量化数据位数），把落入同一级的样本 值归为一类，并给定一个量化值。量化级数越多，量化误差就越小，声音质量就越好。目前常用量化数据位来表示量化级，例如数据位为 8 位，则表示82个量化级，最高量化级有162个（ 65536 个）等级。量化过程存在量化误差，反映到接收端，这种误差作为噪声再生，称为量化噪声。增加量化位数能够把噪声降低到无法察觉的程度

7、，但随着信号幅度的降低，量化噪声与信号之间的相关性变得更加明显。 编码：将取得的量化数值转换为二进制数数据的过程，把数字数据转换成某种数字脉冲信号常见的有两类：不归零码和曼彻斯特编码 5。 DSP 的含义：数字信号处理强调的是对以数字形式表现的信号进行处理的理论和方法。（包括采集，变换，滤波，估值，增强，压缩，识别等处理过程）。数字信号处理器强调的是通过专用集成电路芯片，利用数字信号处理的理论，在芯片上实现某种数字信号处理的算法。 DSP 技术是指利用专用或通用数字信号处理芯片，通过数字计算的方法对信号进行处理 本系统通过选择合适的元器件组成数据采集系统。 DSP 系统的核心 部分是 DSP

8、芯片，但是 DSP芯片能处理的信号必须是数字的，而实际系统中的信号一般都是模拟信号。所以在采集信号时需要前向通道 AD 输入和后向通道通道 DA 使 DSP 芯片和实际系统连接起来。 根据以上叙述得出系统的结构框图如图 图一 、 DSP 数据采集结构图 三 、选择芯片 1、 TMS320c5416 C54x 采用先进的修正哈佛结构，片内共有 8 条总线（ 1 条程序存储器总线、 3 条数据存储器总线和 4 条地址总线）、 CPU、在片内存储器和在片外围电路等硬件，加上高度专业化的指令系统，使C54x 具有功耗小、高度并行等优点。 C54x 以性价比高著称，可以满足众多领域的实时处理要求。 2、

9、 DAC7625 DAC7625是 具有 12位数据并行输入、 4路模拟输出的数模转换器，捡了时间是 10us，功耗为 20mw，电源可采用 单 电源 供电 (+5V)和双 电源 供电 ( 5V)供电。特点是低功耗支持单操作和双操作，双寄存器数据输入。 3、 AD7864 AD7864 是一种高速、低功耗、可以 4 通道同时采样的 A/D 转换器。它的主要特性有：高速 12位 A/D 转换器；同时采样 4 个输入通道，并具有 4 个采样、保持放大器； 0.35ms 采样保持获取时间，每一个通道转换时间 1.65ms；可以通过软件或者硬件的方法选取用于采样的通道；单 电源 供电 (+5V)；多个

10、转换电压范围；具有高速并行接口，可以与处理器直接连接；低功耗，每通道功耗 90mW；对于每一个模拟输入通道均有过压保护电路。 AD7864 4 通道同时工作时，最大采样率可以高达 130KHz。 四 、硬件 结构及其工作原理 1、 元器件工作原理 （ 1） AD7864 特点：高速 (1.65us)12 位 ADC 四同步采样输入、四采样保持放大器、 0.35 us 采样时间、 1.65 us 转换时间 通道转换顺序可由硬件或软件选择、单电源供电 输入范围选择 : AD7864-1 10V 5V、 AD7864-3 2.5V AD7864-2 0 - 2.5V , 0 5V 高速并行接口可以和

11、 3V 处理器接口、低功耗 典型值为 90mW、省电模式 典型值 为 5uA 模拟输入端过电压保护 芯片的工作原理： ADS7864 包含两个可以同时工作的 12 位 A/D 转换器。其个保持信号(HOLDA,HOLDB,HOLDC)选择输入的多路开关并且启动 A/D 转换。这个保持信号同时有效就可以同时保持路输入信号，转换的数据分别存放在个寄存器中。 模拟信号输入 ： 模拟信号输入一般有两种方法，即单端输入和差分输入。单端输入时 -IN 输入端保持在共模电压， +IN 输入模拟信号；差分输入时，输入信号的幅值为 +IN 和 -IN 输入的差。双极性输入的信号，如 2.5V, 5V, 10V,

12、 可以 通过如下的电路将其转换成 0V 5V 的输入范围。 启动 A/D 转换： 当保持信号 HOLDX 变为低电平时，对应的输入信号立即被保持，只要这时 ADC是空闲的 ,即可进行 A/D 转换。如果这时已有其它的通道处于保持态，则该通道将等待前面的通道完成转换后才能进行 A/D 转换。如果在一个时钟周期各通道都处于保持态时，则通道 A 先转换，接着通道 B，最后是通道 C。另外，如果一个通道正在进行 A/D 转换时，该通道又产生了保持有效信号，则这次保持信号无效。 在通道没有启动一次新的转换时，保持信号可以保持低电平，但是要启动一次新的转换时，则要使保持控制信号 HOLDX 先变为高电平（

13、 15ns），然后再变为低电平才会有效。 数据输出： ADS7864 有 16 位输出数据线，其中 D15 表明数据是否有效 (有效为 “1” )， D14、 D13、D12 用于表示通道 (如表 1 所示 )，其余的 D11 D0 为该通道转换的数据值。 16 位输出数据为三态，当微处理器或 DSP 读数据时， RD、 CS 控制信号应为低电平。 图二、 AD7864 管脚及结构图 引脚功能描述： 1.BUSY 输出 . CONVST 的上升沿触发 BUSY 至高电平直到所有被选择的通道转换结束 . 2.FRSTDATA 输出 .当 FRSTDATA 为高时 ,表示输出数据寄存器的指针指向寄

14、存器 1. 3. CONVST 输入 .当 CONVST 从低到高发生跳变时 ,所有被选择的通道 开始转换 . 4. CS 输入 .片选信号 ,低电平有效 . 5. RD 输入 .和 CS 联合使用 ,执行读操作 .此时 WR 必须为高电平 . 6. WR 输入 . 7-10. SL1 SL4.当 H/S SEL 为低时转换顺序可以通过这四个引脚来选 择 . 11. H/S SEL 输入 .当该脚接低电平时 ,转换顺序可以通过 SL1 SL4 来选 择 .接高电平时 ,转换顺序可以通过通道选择 寄存器来控制 . 12. AGND 模拟地 .接系统模拟地 . 13-16. VIN4X, VIN3

15、X 模拟输入端 . 17. AGND 模拟地 . 18 21. VIN2X, VIN1X 模拟输入端 . 22. STBY 正常操作接高电平 . 23. VREF GND 参考地 .接系统模拟地 . 24. VREF 在此脚和 AGND 之间接一 0.1?F 的去藕电容 . 25. AVDD 模拟电源输入 , +5.0 V? 5%. 26. AGND 模拟地 . DAC 电路的模拟参考地 . 27. INT/EXT 时钟选择输入 .接低 电平时 ,使用内部时钟 .反之则使用外 部时钟 . 28. CLKIN 时钟输入 . 29-34. DB11 DB6. 三态 TTL 输出 . 35. DVD

16、D 数字电源输入 , +5.0 V? 5%. 在此脚和 AGND 之间应跨接 一 0.1?F 去藕电容 . DVDD 和 AVDD 应在外部接在一起 . 36. VDRIVE 此脚为 DB0-DB11, BUSY, EOC 和 FRSTDATA 提供驱动电 压 . 通常和 DVDD 接在一起 .此脚也应接 0.1?F 电容 .若要和 3V 处理器或 DSP 接口 ,则应接 3 V? 10%. 37. DGND 数字地 . 此脚应在 AGND 脚上和系统模拟地接在一起 . 38,39 DB5, DB4 40-43 DB3 DB0.双向数据总线 .当读操作时 ,为输出 .在 CS 和 WR 有效

17、时 ,通道选择寄存器可以通过 DB3 DB0 编程 , DB0 代表通道 1, DB3 代 表通道 4. 44 EOC 转换结束信号 .每一通道转换结束后 ,由此脚输出低电平来表 示 . （ 2） TMS320c54硬件结构 哈佛总线结构，四套总线（数据 +地址）可同时进行对程序指令读取和数据的存取，两次读操作和一次写操作。包括 8 条 16 比特宽度的总线，其中 ：一条程序总线（ PB），三条数据总线（ CB、DB、 EB） ，四条地址总线（ PAB CAB DAB EAB）， ARAU0 和 ARAU1 可以在一个周期产生两个数据地址， PB 可以把程序存储器的操作数直接给到乘加器，连同双

18、操作数的特点，支持在一个周期内执行三操作数指令，片上总线 DB 和 EB 结合实现对片上外设的读取改进的哈佛结构，程序存储器和数据存储器可以部分共享。 TMS320c54CPU 结构： (1) l40 比特的 ALU ，其输入来自 16 比特立即数、 16 比特来自数据存储器的数据、暂时存储器、 T 中的 16 比特数、数据存储器 中两个 16 比特字、数据存储器中 32 比特字、累加器中 40 比特字。 (2) l2 个 40 比特的累加器，分为三个部分，保护位（ 39 32 比特）、高位字（ 31 16 比特）、低位字（ 15 0 比特）。 (3)l 桶型移位器，可产生 0 到 31 比特

19、的 左移或 0 到16 比特的右移。 (4)l7x17 比特的乘法器 (5)l40 比特的加法器 (6)l 比较选择和存储单元 CSSU(7)l 数据地址产生器 DAGEN(8)l 程序地址产生器 PAGEN C54x 的外设： (1)l 通用 I/O 引脚， XF 和 BIO； (2)l 定时器； (3)l PLL 时钟产生器； (4)l HPI 口 8 比特或 16 比特； (5)l 同步串口； (6)l 带缓存串口 BSP； (7)l 多路带缓存串口 McBSP； (8)l 时分复用串口 TDM； (9)l 可编程等待状态产生器； (10)l 可编程 bank switching 模块；

20、 (11)l 外部总线接口； (12)l IEEE1149.1 标准 JTAG 口。 依赖其并行的工艺特性和片上 RAM 双向访问的性能，在一个机器周期内， C54x 可以执行 4 条行并行存储器操作：取指令，两操作数读，一操作数写。使用片内存储器有三个优点 :高速执行（不需要等待） ,低开销 ,低功 耗。 C54x 程序存储区有片内 ROM 、 DARAM、 SARAM ，这些区域可以通过软件配置到程序空间。当地址落在这些区域内，自动对这些区域进行访问，当地址落在这些区域以外，自动产生对外部存储器的访问。 C54x有三个状态和控制寄存器，分别为：状态寄存器 ST0 (MMR:06h)，状态寄

21、存器 ST1 (MMR:07h)，处理器工作方式状态寄存器 PMST (MMR:1Dh) C54X 的寻址空间： C54x 系列 DSP 存储器分为三个独立选择的空间 ;程序 存储空间 (64K)存放待执行的指令和执行中所用的系数 (常数 )，可使 用片内或片外的 RAM、 ROM 或 EPROM 等来构成。数据 存储空间 (64K)存放需要程序处理的数据或程序处理后的结果，可使用片内或片外的 RAM 和 ROM 来构成。I/O 存储空间 (64K)存放与映象外围接口相关的数据，也可以作为附加的数据存储空间使用。 DSP 内部集成了 DARAM、 SARAM 和 ROM，用户可以将双存取 RA

22、M(DARAM)和单存取 RAM(SARAM)配置为数据存储器或程 /数据存储器。可以将 ROM 配置成程序存储器或程序 /数据存储器。片内存储器：不需要插入等待状态，成本低，功耗小；片外存储器：存储空间大。 片上外围电路：所有的 DSP 芯片都有丰富的片内外设， C54x 芯片的片内外设包括以下几种： (1)通用的 I/O 接口 (2)定时器 (3)时钟发生器 (4)主机接口（ HPI） (5)软件可编程等待状态发生器 (6)可编程分区逻辑 (7)串行口 (8)DMA 控制器。 C54x 具有高速全双工串行接口，用来与其它 C54x 器件、编码解码器、串行 A/D 等器件连接。 C54x 串

23、行口有四种形式： (1) 标准同步串行口（ SSSP） (2) 缓冲串行口（ BSP） (3) 多通道缓冲串行口 (McBSP)(4) 时分多路串行口（ TDM） DSP 中断：与其他 CPU 的中断一样， DSP 的中断也是一种由硬件或软件驱动的信号。中断信号使DSP 暂停正在执行的程序，并转移执行中断服务程序。中断服务程序结束后返回继续执行原来被暂停的程序。 C54x 既支持软件中断，也支持硬件中断： 1、软件中断：由程序指令（ INTR， TRAP、 RESET）触发的中断信号。 2、硬件中断：由外围设备触发的中断信号。这种硬件中断又有两种形式：（ 1）受外部中断口信号触发的外部中断信号

24、。（ 2）受片内外围电路信号触发的内部硬件中断。当同时有多个硬件中断出现时，将按照优先级的高低进行处理，按优先级可以将中断 分为两类：第一类：可屏蔽中断。可以用软件屏蔽或开放的硬件和软件中断 ,C54x 最多可支持 16 个用户可屏蔽中断。第二类：非屏蔽中断。这类中断是不可屏蔽的。 C54x 对这类中断总是响应的，并从主程序转移到中断服务程序。 C54x 的非屏蔽中断包括所有的软件中断以及两个外部硬件中断： RS 和 NMI。 2、 DSP 与 AD7864的接口电路 AD7864 具有片内时钟、读写允许逻辑、多种通道选择方式以及内部精确的 2.5V 参考电压，这使得其与高速处理器的接口变得非

25、常简单。考虑到实际工程中要求的工作电压、转换精度以及系统硬件设计的便利 等因素，在硬件系统中选用 AD7864-1。 DSP 选用 TI 公司的 TMS320C54 AD7864 转换后的数据读取有两种方法，即转换中读取数据和转换后读取数据。转换中读取数据是在下一个通道转换结束之前读取前一个通道的数据。转换后读取数据是在全部通道均转换结束后，才读取数据。在此硬件系统中，采用转换后读取数据的方式。其具体工作过程如下： 当转换起始信号有效时 (上升沿 )，所有采样保持器进入保持状态，开始对选择的通道采样。 Busy输出信号在转换起始信号上升沿时被触发为高电 平，并在转换过程中一直保持为高，当全部通

26、道 转换结束后，才变为低电平。转换结束信号在被选择的通道中每一个通道转换结束时均有效。各个通道转换后的数据 保存在 AD7864 内部相应的锁存器中。所有通道转换结束后，当读信号和片选信号有效时，就可以并行地从数据总线上读取数据。数据读取时，按照转换顺序进 行读取，每次读取后自动修改内部锁存器指针 (指向存放下一个转换结束的数据锁存器 )。当所有通道数据均读取后，内部锁存器指针自动复位 (指向存放第一个转 换结束的数据锁存器 )。 图三、 DSP 与 AD7864 的接口电路 根据上述 AD7864 的工作原理， DSP 与 AD7864 的接口电路如图 1 所示。 AD7864 的软硬选择信

27、号 /S SEL 置低，这时被选择的转换通道就由硬件通道信号的状态来决定，由于需要对 4 路信号进行采样，所以把全部置高，即 4 路通道全部选通。 DSP与 AD7864 具体逻辑控制关系由 CPLD 来完成。 AD7864 的 12 位数据线 DB0-DB11 经过缓存与 DSP 数据线的低 12 位 D0-D11 相连， DSP 另外高 4位则始终为逻辑低；对于正数， 这种数据扩展不会产生影响，而对于负数，则需要在软件上进行一定的处理。 DSP 的通用 I/O 引脚 XF 接到 AD7864 的引脚， XF信号由软件控制来启动 AD7864 的模数转换。 DSP 的 I/O 空间选择信号引脚和地址线 A15 的逻辑组合作为 AD7864 的片选信号。当有效，即为低电平时，如果地址线 A15 为低，则 AD7864 被片选。此时可以对 AD7864 进行读写操作， AD7864的地址为 # 7FFF。 DSP 读写信号 RW 和 AD7864 的片选信号的组合作为 AD7864 的读信号。当 AD7864被片选，且 RW 为高时，就可以从 AD7864 读取数据，此时 AD7864 的写信 号必须为高电平。 DSP 的存储器选通信号和读信号经过逻辑与后作为缓存的使能信号 ，分别控制 DSP 外部程序和 A/D 转换数据从缓存中送到 DSP 的数据总线 上去。