1、课程名称：FPGA 与硬件描述语言课程编码：7002301课程学分：2 学分课程学时：32 学时适应专业：电子信息工程FPGA 与硬件描述语言FPGA and Hardware Describing Language教学大纲一、课程性质与任务课程性质：本课程的授课对象为电子信息工程专业二年级本科生，课程属性为专业基础必修课，该课程讲授 FPGA 基本原理及结构，先进的硬件描述语言（VHDL 语言） ，FPGA 设计与应用等知识。教学目标：通过对（VHDL）硬件描述语言，FPGA 设计等知识的学习，掌握硬件描述语言，FPGA 设计的基本知识。培养学生动手能力以及解决实际问题的能力。理解 VHDL
2、 语言，学会 FPGA 设计方法等。二、教学基本要求及基本内容第一章 绪论 VHDL 的数据和表达式（一）基本要求：掌握：VHDL 程序的特点，VHDL 的数据，VHDL 的表达式。了解：FPGA 基本原理及结构。（二）教学及考核内容：绪论：FPGA 基本原理及结构第一章 VHDL 的数据和表达式1.1 VHDL 程序的特点1.2 VHDL 程序的基本结构1.3 VHDL 的数据1.4 VHDL 的表达式第二章 VHDL 的顺序描述语句（一）基本要求：掌握：信号赋值语句和变量赋值语句，if 语句，case 语句，null 语句。理解：loop 语句。（二）教学及考核内容：第二章 VHDL 的顺
3、序描述语句2.1 信号赋值语句和变量赋值语句2.2 if 语句2.3 case 语句2.4 loop 语句2.5 null 语句第三章 VHDL 的并行描述语句（一）基本要求：掌握：进程语句，并发信号赋值语句，元件例化语句。理解：条件信号赋值语句，选择信号赋值语句。了解：生成语句。（二）教学及考核内容：第三章 VHDL 的并行描述语句3.1 进程语句3.2 并发信号赋值语句3.3 条件信号赋值语句3.4 选择信号赋值语句3.5 元件例化语句3.6 生成语句第四章 VHDL 的时钟信号描述方法（一）基本要求：掌握：时钟的 VHDL 描述方法，时序电路中复位信号的 VHDL 描述方法。（二）教学及
4、考核内容：第四章 VHDL 的时钟信号描述方法4.1 时钟信号的 VHDL 描述方法4.2 时序电路中复位信号的 VHDL 描述方法第五章 VHDL 的有限状态机的设计（一）基本要求：掌握：有限状态机的基本概念及应用。理解：一个 Moore 型有限状态机的设计实例（二）教学及考核内容：第五章 VHDL 的有限状态机的设计5.1 有限状态机的基本概念5.2 一个 Moore 型有限状态机的设计实例三、本课程与其它相关课程的联系与分工先修课程：电路分析，模拟电子技术，数字电子技术。后续课程：电信综合课程设计，毕业设计。四、课程各教学环节和各篇章（节）学时分配总学时为 32 学时，其中课程讲授 16
5、 学时，实验 16 学时。课程各章节及实验学时分配如下：教学内容 讲授 实验绪 论 FPGA 基本原理及结构 2第一章 VHDL 的数据和表达式 2 2实验 1：Quartus II 的软件使用及门电路设计第二章 VHDL 的顺序描述语句实验 2：ModelSim 的软件使用及调试方法实验 3：组合逻辑电路设计多路选择器设计实验 4：组合逻辑电路设计七段数码管译码器设计4 6第三章 VHDL 的并行描述语句实验 5：时序电路设计计数器设计实验 6：时序电路设计七段数码管扫描显示电路设计4 4第四章 VHDL 的时钟信号描述方法实验 7：频率计电路设计 2 2第五章 VHDL 的有限状态机的设计
6、实验 8：状态机设计及综合数字电路设计 2 2合计 16 16五、本课程采用的教学方法和教学手段使用多媒体教学方法，增强学生感性认识。六、教材及教学参考资料：教材：潘松 黄继业，EDA 技术与 VHDL（第 4 版） ，清华大学出版社，2013 年 4 月。参考书：徐向民，VHDL 数字系统设计，电子工业出版社，2015 年 8 月。七、本课程成绩考查方法及评定标准总评成绩以百分制计算，总评成绩由平时成绩、实践教学成绩和期末成绩三部分组成，平时成绩占 10%，实践教学成绩占 40%，期末考核成绩占 50%。平时成绩：由出勤、作业、课堂测验和学习主动性构成。实践成绩：由实验出勤，实验效果和实验报告构成。考试形式：闭卷考试或上机闭卷考试。大纲撰写人：大纲审阅人：系负责人： 学院负责人：制定（修订）日期：2017 年 2 月
