温馨提示：由于个人手机设置不同，如果发现不能下载，请复制以下地址【https://www.wenke99.com/d-13328583.html】到电脑端继续下载（重复下载不扣费）。
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。 2: 试题试卷类文档，如果标题没有明确说明有答案则都视为没有答案，请知晓。 3: 文件的所有权益归上传用户所有。 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。 5. 本站仅提供交流平台，并不能对任何下载内容负责。 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
本文（Verilog HDL数字设计与综合(第二版) 第十章课后习题答案.doc）为本站会员（晟***）主动上传，文客久久仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私，请立即通知文客久久（发送邮件至hr@wenke99.com或直接QQ联系客服），我们立即给予删除！
10.6 习题1在下列电路中用到了哪种类型的延迟模型？给模块Y写Verilog描述。#11#8outmnpqY#4ef答：用到了分布延迟。Verilog描述如下：module Y(out,m,n,p,q);output out;input m,n,p,q;wire e,f;or #11 a1(e,m,n);and #8 a2(f,p,q);or #4 a3(out,e,f);endmodule2在模块中用最大延迟把电路转换成集总延迟模型。用集总延迟模型重写模块Y的Verilog描述。答：代码如下： module Y(out,m,n,p,q);output out;input m,n,p,q; wire e,f; or a1(e,m,n);and a2(f,p,q);or #15 a3(out,e,f);endmodule3计算习题1中的电路的每条输入到输出路径的延迟。使用路径延迟
Copyright © 2018-2021 Wenke99.com All rights reserved
工信部备案号：浙ICP备20026746号-2
公安局备案号：浙公网安备33038302330469号
本站为C2C交文档易平台，即用户上传的文档直接卖给下载用户，本站只是网络服务中间平台，所有原创文档下载所得归上传人所有，若您发现上传作品侵犯了您的权利，请立刻联系网站客服并提供证据，平台将在3个工作日内予以改正。
