基于VHDL语言实现数字时钟的设计.doc

1、 毕业设计（论文） 专 业 微电子 班 次 1206161 姓 名 Sg 指导老师 Hm 成 都 工 业 学 院 二 零 一 五 年 成都 工业学院 电子工程学院 毕业设计论文 1 基于 VHDL 语言实现数字 时 钟的设计 摘要 : 随着人类的不断进步，现代电子设计技术已进入一个全新的阶段，传统的电子设计方法、工具和器件在更大的程度上被 EDA 所取代。数字 时 钟是一个将“ 时 ” 、 “ 分 ” 、 “ 秒 ” 显示于人的视觉器官的计时装置。本 设计 是基于 VHDL语言设计的数字 时 钟，具有时、分、秒显示功能。电路主要有时间计数模块、时间显示模块以及译码模块。 该数字时钟 的 时间计

2、数模块的功能 是计时，计时周期为 24 小时 ；时间 显示 模块能显示 “ 时 ” 、 “ 分 ” 、 “ 秒 ” ，其中 时 2 位 、 分 2位 、 秒 2位 ， 共六个数 位， 显示满刻度 为 23 时 59 分 59秒 。通过 分频得 1Hz 的秒钟信号，秒计满 60即得 1分钟，分满 60 即得 1小时信号，小时满 24 即得一天。 该数字时钟 能实现清零，调时，调分以及闹钟等功能。 通过采用 Quartus2软件的对该数字时钟进行编程与仿真，得到了一个拥有计数，调时，闹 钟的电子时钟。 通过对 数字 时 钟 设计能 掌握各类计数器及它们相连的设计方法，熟悉多个数码管显示的原理与方法

3、以及模块化设计方式；掌握用 VHDL 语言的设计思想以及整个数 字系统的设计。 关键字 : 数字时钟； VHDL 语言； Quartus2；模块化 成都 工业学院 电子工程学院 毕业设计论文 2 目 录 第 1 章 绪论 . 3 1.1 数字时钟的意义 . 3 1.2 数字时钟的背景 . 3 1.3 数字时钟的国内外现状 . 4 第 2 章 数字时钟的设计环境 . 5 2.1 EDA 简介 . 5 2.2 VHDL 简介 . 5 2.2.1 VHDL 的特点 . 6 2.2.2 VHDL 的设计结构 . 7 2.2.3 VHDL 的设计步骤 . 7 2.3 Quartus 2 软件的介绍 .

4、7 第 3 章 数字时钟的硬件设计 . 9 3.1 模块设计框图 . 9 3.2 模块的设计 . 10 3.2.1 分频模块 . 10 3.2.2 计数模块 . 10 3.2.3 段选与位选显示模块 . 11 3.2.4 控制模块 . 12 3.2.5 闹钟模块 . 12 3.2.6 显示选择模块 . 13 3.3 数字时钟总体原理图 . 13 第 4 章 数字时钟的 VHDL 实现 . 15 4.1 软件设计与说明 . 15 4.2 程序流程框图 . 15 4.3 模块流程图 . 16 4.3.1 按键调整模块流程图 . 16 4.3.2 闹钟模块流程图 . 17 4.3.3 分频模块流程图

5、 . 19 4.3.4 计数模块流程图 . 19 4.3.5 显示选择模块流程图 . 21 4.3.6 显示模块流程图 . 22 第 5 章 数字时钟的仿真 . 24 5.1 Quartus 2 仿真 . 24 5.2 数字时钟模块的仿真 . 24 5.3 数字时钟的仿真 . 27 结语 . 28 致谢 . 29 参考文献 . 30 附录 . 30 成都 工业学院 电子工程学院 毕业设计论文 3 第 1 章 绪论 一寸光阴一寸金 ， 寸金难买寸光阴 。 从古至今 ， 时间是人们生活中不可缺少的重要伴侣 。 如果没有时间的概念社会将停滞不前 ， 从古代的圭表、水漏 到后来的机械钟表 ， 以及当今

6、的电子钟都充分显现出了时间的重要 。 因 此利用当今先进的科技致力于电子钟的研究 ， 将能更好的服务于人们的生活 。 1.1 数字时钟 的意义 时间的宝贵是个亘古不变的真理，然而工作的忙碌性和繁杂性很容易让人忘记当前的时间或是工作中不能及时方便地知晓时间。交通上，火车汽车要准时到达，航班要准时起飞；在日常生活中，学校要求上学准时，公司召开的会议要求参加准时，重要约会要求到达准时；在工业生产中，许多工作环节都规定了精准的时间、间隔以及次序。所以说，随时准确地知道时间并且利用时间是学习、工作、生活的必要要求。 因此设计一款准确，多功能的数字时钟是至关重要的。 电 子时钟与机械 时钟相比具有很多优越

7、性，首先 其主要特点是直观性，电子时钟可以通过数字显示反映出当前的时间。其次在使用寿命方面，因为电子钟不是机械驱动，所以使用寿命更长。然后在准确度方面，由于应用了电子集成电路和石英晶体振荡器，数字时钟的精准度远远超过了老式石英钟的石英机芯驱动。最后，电子时钟还能大大扩展老式钟表的功能，在准确显示时间 的 基础上，还可借助 数字时钟 实现诸如闹铃、定时、自动报警等功能。电子时钟的意义不仅仅在于反应时间本身，这个时间系统还可以当做一个单位模块应用于其他设备中，比如定时广播、定时开关烤箱、定 时关闭路灯，以及其他各种定时电气的自动启用等设备，都是内嵌了电子时钟而实现其时间功能的。因此，研究电字时钟及

8、其拓展电路的应用，将会对以后研究其他自动化设备产生积极意义。 1.2 数字时钟的背景 20 世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字电子技术是当前发展最快的学科之一。数字电路的设计过程和方法也在不断的发展和完善。由于半导体技术的迅速发展，微 型计算机的广泛应用，所以数字电子技术在现代科学技术领域中占很重要的地位，应用也更加广泛。数字电子技术是十九世纪末、二十世纪初开始发展起来的新兴技术，二十世纪发展最迅速，应用最广泛，成为近代科学

9、 技术发展的一个重要标志 。 成都 工业学院 电子工程学院 毕业设计论文 4 1.3 数字时钟的国内外现状 时间计时的历史要从公元 1300 年前开始追溯，那时人们主要是利用天文现象或流动物质的连续性运动来计时。我国天文学家张衡制造的漏水转浑天仪是最早出现的机械钟。公元 1350 年，意大利的丹蒂制造出第一台机械打点塔钟，这是最简单的钟表。公元 1582 年左右，意大利物理学家伽利 略发明了重力摆。 18世纪到 19 世纪，钟表制造行业已逐步实现工业化大规模生产，并且已经达到了相当高的水平。 20 世纪，随着资本主义工业化国家的高速发展，电子行业逐渐展露锋芒，尤其在 20 世纪末，电子技术飞速

10、发展，使全球进入一个信息化新时代，在这个趋势下， 新兴的电子产品几乎渗透到我们生产生活的各个部分。与此同时，现代电子产品的性能一步步提升，电子产品更新换代的速度也越来越快。 我国钟表行业的发展则经历了古代、近代、现当代。 1949 年以前，我国还没有手表制造业， 1949 年以后开始了我国钟表行业的发展；六十年代时，我国还是计划经济模式，全国化大生产，由国家投资，生产的全都是机械表；到了七十年代到八十年代，随着国际电子技术的发展，我国电子表也跟上步伐，猛烈冲击了传统的机械钟表所占的全国垄断的形势；九十年代，石英钟表发展已基本完善，基本统一了我国的钟表市场。时至今 日，石英技术在计时领域大放异彩

11、，各种计时工具大多采用了石英晶体振荡器。 如今，电子时钟形态各异，种类繁多，有微型、嵌入型的电子时钟，也有悬挂在公共场合的大型电子表，这些电子表大都外形美观，而且拓展了不少功能。由于单片机可以很容易实现芯片的智能化，所以在电子钟的基础上 ，人们可以根据自己的需要以及场合要求添加不同的附加功能。需要整点报时可添加蜂鸣器，需要测量环境温度可以添加温度传感器，或者检测空气质量、空气湿度等，也可以设置定时闹铃功能甚至还可以添加 USB 端口读取其他设备数据。 成都 工业学院 电子工程学院 毕业设计论文 5 第 2 章 数字时钟的 设计环境 电子设计自动化是以计算机为工具，设计者在 EDA 软件平台上，

12、用硬件描述语言 HDL 完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。 EDA 技术的出现，极大地 提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。 2.1 EDA 简介 20 世纪 90 年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如 CPLD、 FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件

13、结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和 设计观念，促进了 EDA 技术的迅速发展。 这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了 EDA 技术的迅速发展。 利用 EDA 工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出 IC 版图或 PCB 版图的整个过程在计算机上自动处理完成。 现在对 EDA 的概

14、念或范畴用得很宽。包括在机械、电子、通信、航空航天 、化工、矿产、生物、医学、军事等各个领域，都有 EDA 的应用。目前 EDA 技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到 EDA 技术。本文所指的 EDA 技术，主要针对电子电路设计、 PCB 设计和 IC 设计。 EDA 设计可分为系统级、电路级和物理实现级。 2.2 VHDL 简介 硬件描述语言 HDL（ HardwareDescriptionLanguage）诞生于 1962 年。 HDL是用形式化的方法描述数字电路和设计数字逻辑系统的语言。主要用于描述

15、 离散电子系统的结构和行为。经历了从机器码（晶体管和焊接）、汇编（网表）、到高级语言（ HDL）的过程。 VHDL 翻译成中文就是超高速集成电路硬件描述语言 ,他 诞生于 1982 年。最成都 工业学院 电子工程学院 毕业设计论文 6 初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。 1987 年底， VHDL 被 IEEE 和美国国防部确认为标准硬件描述语言 。 自 IEEE 公布了 VHDL 的标准版本， IEEE-1076（简称 87 版）之后，各 EDA 公司相继推出了自己的 VHDL 设计环境，或宣布自己的设计工具可以和VHDL 接口。此

16、后 VHDL 在电 子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。 1993 年， IEEE 对 VHDL 进行了修订，从更高的抽象层次和系统描述能力上扩展 VHDL 的内容，公布了新版本的 VHDL， (即 IEEE 标准的1076-1993 版本 )主要是应用在数字电路的设计中。现在， VHDL 和 Verilog 作为IEEE 的工业标准硬件描述语言，又得到众多 EDA 公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中， VHDL 于 Verilog语言将承担起大部分的数字系统设计任务。 目前，它在中国的应用多 数是用FPGA/C

17、PLD/EPLD 的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。 VHDL 主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外， VHDL 的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。 VHDL 的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分，及端口 )和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就 可以直接调用这个实体。这种将设计实体分成内外部分的概念是 VHDL 系统设计的基本点。 2

18、.2.1 VHDL 的特点 应用 VHDL 进行系统设计，有以下几方面的特点 : （一）功能强大 VHDL 具有功能强大的语言结构。它可以用明确的代码描述复杂的控制逻辑设计。并且具有多层次的设计描述功能，支持设计库和可重复使用的元件生成。VHDL 是一种设计、仿真和综合的标准硬件描述语言。 （二）可移植性 VHDL 语言是一个标准语言，其设计描述可以为不同的 EDA 工具支持。它可以从一个仿真工具移植到另一个仿真工具，从一个综合工具移植到另 一个综合工具，从一个工作平台移植到另一个工作平台。此外，通过更换库再重新综合很容易移植为 ASIC 设计。 （三）独立性 VHDL 的硬件描述与具体的工艺

19、技术和硬件结构无关。设计者可以不懂硬件的结构，也不必管最终设计实现的目标器件是什么，而进行独立的设计。程序设计的硬件目标器件有广阔的选择范围，可以是各系列的 CPLD、 FPGA 及各种门阵列器件。 成都 工业学院 电子工程学院 毕业设计论文 7 （四）可操作性 由于 VHDL 具有类属描述语句和子程序调用等功能，对于已完成的设计，在不改变源程序的条件下，只需改变端口类属参量或函数，就能轻易地改变设计的规模和结构。 （ 五）灵活性 VHDL 最初是作为一种仿真标准格式出现的，有着丰富的仿真语句和库函数。使其在任何大系统的设计中，随时可对设计进行仿真模拟。所以，即使在远离门级的高层次（即使设计尚

20、未完成时），设计者就能够对整个工程设计的结构和功能的可行性进行查验，并做出决策。 2.2.2 VHDL 的设计 结构 VHDL 描述数字电路系统设计的行为、功能、输入和输出。它在语法上与现代编程语言相似，但包含了许多与硬件有特殊关系的结构。 VHDL 将一个设计称为一个实体 Entity（元件、电路或者系统），并且将它分成外部的可见部分（实体名、 连接）和内部的隐藏部分（实体算法、实现）。当定义了一个设计的实体之后，其他实体可以利用该实体，也可以开发一个实体库。所以，内部和外部的概念对系统设计的 VHDL 是十分重要的。 外部的实体名或连接由实体声明 Entity 来描述。而内部的实体算法或实

21、现则由结构体 Architecture 来描述。结构体可以包含相连的多个进程 process 或者组建 component 等其他并行结构。需要说明的是，它们在硬件中都是并行运行的。 2.2.3 VHDL 的设计步骤 采用 VHDL 的系统设计，一般有以下 6 个步骤 : 1）要求的功能模块划 分； 2） VHDL 的设计描述（设计输入）； 3）代码仿真模拟（前仿真）； 4）计综合、优化和布局布线； 5）布局布线后的仿真模拟（后仿真）； 6）设计的实现（下载到目标器件）。 2.3 Quartus 2 软件的介绍 Quartus 2 是 Altera 公司的综合性 PLD/FPGA 开发软件，原

22、理图、 VHDL、VerilogHDL 以及 AHDL（ Altera Hardware 支持 Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整 PLD 设计 流程。 Quartus 2 是集成了编辑器、仿真工具、检查 /分析工具和优化 /综合工具的成都 工业学院 电子工程学院 毕业设计论文 8 这些所有开发工具的一种集成的开发环境 ,通过该开发环境能够很方便的检验设计的仿真结果以及建立起与可编程逻辑器件的管脚之间对应的关系。 Quartus 2 提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，

23、包括： 1.可利用原理图、结构框图、 VerilogHDL、 AHDL 和 VHDL 完成电路描述，并将其保存为设计实体文件； 2.芯片（电路）平面布局连线编辑； 3.LogicLock 增量设计方法，用户可建立并优化系统 ，然后添加对原始系统的性能影响较小或无影响的后续模块； 4.功能强大的逻辑综合工具； 5.完备的电路功能仿真与时序逻辑仿真工具； 6.定时 /时序分析与关键路径延时分析； 7.可使用 SignalTap II逻辑分析工具进行嵌入式的逻辑分析； 8.支持软件源文件的添加和创建，并将它们链接起来生成编程文件； 9.使用组合编译方式可一次完成整体设计流程； 10.自动定位编译错误

24、； 11.高效的期间编程与验证工具； 12.可读入标准的 EDIF 网表文件、 VHDL 网表文件和 Verilog 网表文件； 13.能生成第三方 EDA 软件使用的VHDL 网表文件和 Verilog 网表文件。 成都 工业学院 电子工程学院 毕业设计论文 9 第 3 章 数字时钟的硬件设计 本设计 中 数字时钟的硬件模块主要包括主控制模块、显示模块、时钟模块 、闹钟模块、显示选择模块五大部分。 3.1 模块 设计框图 本设计以 FPGA 芯片 EPF10K10LC84-4 做为主控制核心模块，具有在线编程功能；显示部分用 8个 7 段数码管 实现，能够同时显示 8个字符，实现对时间显示功

25、能；闹钟部分由 LED 组成， 以 LED 的亮灭 ，实现闹钟功能；键盘部分由独立键盘构成，其工作原理简单，实现对时间的调整功能以及对闹钟设置功能 。图 3.1为本设计的数字时钟的 功能模 块图 。 多功能数字钟具有的 基本 功能有：显示时 分 秒 、小时和分钟可调等。整个钟表的工作是在 1Hz 信号的作用下进行 。 每来一个时钟信号，秒 钟 增加 1秒，当秒 钟 从 59 秒跳转到 00 秒时，分钟 就 增加 1分 ； 同时当分钟从 59 分跳转到 00 分时，小时增加 1小时，小时的范围为 023 时。 调整时间的键用按键模块的 k1和 k2。 k1 键用来 调节小时，每按下一次，小时增加一个小时； k2 键 调整分钟，每按下一次，分钟增加一分钟。 Ft 按键作为系统 的功能选择按键，用于选择闹钟与计数模块。 Stop 为关闭闹钟。 另外用 rst 按键作为系统时钟复位，复位后全部显示 12 00 00。 按键及功能说明 如 表 3.1。 计数模块 控制模块 译码与位选 显示选择 闹钟模块 闹钟提示 分频模块 图 3.1 功能模块图