电子工程师招聘笔试题及详细解析不看后悔模板.doc

1、 1 一、 基础题 （每空 1 分，共 40分） 1、 晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在 饱和 _状态。 1.截止状态：基极电流 Ib=0，集电极电流 Ic=0， b-ePN结临界正向偏置到反向偏置， b-cPN 结反向偏置 。 2.放大状态：集电极电流随基极电流变化而变化， Ic=Ib ， b-ePN 结正向偏置， b-cPN 结反向偏置。 3.饱和状态：集电极电流达到最大值，基极电流再增加集电极流也不会增加，这时的一个特征是 b-ePN 结、 b-cPN 结都正向偏置 2、 TTL 门的输入端悬空，逻辑上相当于接 高电平 。 3、 TTL 电路的 电源电压为

2、 5V， CMOS 电路的电源电压为 3V-18V 。 4、 在 TTL 门电路的一个输入端与地之间接一个 10K电阻，则相当于在该输入端输入 低 电平；在 CMOS 门电路的输入端与电源之间接一个 1K电阻，相当于在该输入端输入 高 电平。 5、 二进制数（ 11010010） 2转换成十六进制数是 D2。 6、 逻辑电路按其输出信号对输入信号响应的不同，可以分为 组合逻辑电路 和 时序逻辑电路 两大类。 7、 组成一个模为 60 的计数器，至少需要 6 个触发器。 一个触发器相当于一位存储单元，可以用六个触发器搭建异步二进制计数器，这样最多能计 63 个脉冲 8、 在数 字电路中，三极管工

3、作在 截止 和 饱和 状态。 9、 一个门电路的输出端能带同类门的个数称为 扇出系数 。 10、 使用与非门时多余的输入脚应该接 高 电平，使用或非门时多余的输入脚应该接 低 电平。 与非门 ： 若当输入均为高电平（ 1），则输出为低电平（ 0）；若输入中至少有一个为低电平（ 0），则输出为高电平（ 1）。 所以多余的输入脚接高电平 或非门： 若当输入均为 低 电平（ 1），则输出为 高 电平（ 0）；若输入中至少有一个为 高 电平（ 0），则输出为 低 电平（ 1）。 所以多余的输入脚接低电平 11、 贴片电阻上的 103 代表 10k。 12、 USB 支持 控制传输 、 同步传输 、 中

4、断传输 和 批量传输 等四种传输模式。 13、 一个色环电阻，如果第一色环是红色，第二色环是红色，第三色环是黄色，第四色环是金色，则该电阻的阻值是 220k 10%。 14、 MOV A， 40H 指令对于源超作数的寻址方式是 直接 寻址。 指令中直接给出操作数地址（ dir）的寻址方式称为直接寻址。以寄存器中的内容为地址，该地址的内容为操作数的寻址方式称为寄存器间接寻址 15、 8051 系列单片机的 ALE 信号的作用是 地址锁存控制信号 。 Address lock enable ： 地址锁存允许端 15、 MCS-8051 系列单片机字 长是 _位 。 16、 一个 10位地址码、 8

5、 位输出的 ROM，其存储容量为 。 17、 队列和栈 的 区别 是 _。 18、 dowhile 和 whiledo 的 区别 是 _。 19、 在计算机中，一个字节所包含二进制位的个数是 _。 2 20、 8051 复位后， PC=_。若希望从片内存储器开始执行， EA 脚应接 _ 电平， PC 值超过 _时， 8051 会自动转向片外存储器继续取指令执行。 21、 8051 单片机的存储器的最大特点是 _。 22、 ARM 内核支持 7 种中断，分别是： _、 _、 _、 _、 _、 _和 _。 23、 将一个包含有 32768 个基本存储单元的存储电路设计 16 位为一个字节的 ROM

6、。该 ROM 有 根地址线，有 根数据读出线。 二、 问答题 （每题 8 分，共 48分） 1、 3、全局变量可不可以定义在可被多个 .C文件包含的头文件中 ?为什么 ? 2、请指出下面程序的错误。 main() char string10; char *str1 = “0123456789“; strcpy( string, str1 ); 3、 要实现 Y=A+B 的逻辑关系，请正确连接多余端。 A B 5V Y A B 5V Y & 1 (a) (b) 3 4、 在读写数据速度上， Nor-Flash 与 Nand-Flash 有什么区别？ 5、 简述帧缓冲区（ Frame-buffer

7、）在 LCD 显示中的作用。 6、 选择文件系统时，需考虑 Flash 存储器的哪些物理特性和使用特点？ 三、 翻译题 （ 12 分） 把下面的英文翻译成中文 。 The LM2596 series operates at a switching frequency of 150kHz thus allowing small sized filter components than what would be needed with lower frequency switching regulators. Available in a standard 5-lead TO-220 packa

8、ge with several different lead bend options, and a 5-lead TO-263 surface mount package. A standard series of inductors are available from several different manufacturers optimized for use with the LM2596 series. This feature greatly simplifies the design of switchmode power supplies. Other features

9、include a guaranteed 4% tolerance on output voltage under specified input voltage and output load conditions, and 15% on the oscillator frequency. External shutdown is included, featuring typically 80 uA standby current. Self protection features include a two stage frequency reducing current limit f

10、or the output switch and an over temperature shutdown for complete protection under fault conditions. 4 四、 附加题 （写清楚解题思路） （ 1） 工人为你工作 7 天，回报为一根金条（既然说是金条，应该就不能将其弯曲吧？）必须在每天付给他们一段，且只能截 2次，你将如何付费？ （ 2） 烧一根不均匀 的绳子，从头烧到尾总共需要 1 个小时，现有此种绳无限个，问如何用烧绳子的方法来确定15 分钟的时间呢？ （ 3） 现在小明一家过一座桥，过桥时候是黑夜，所以必须有灯。现在小明过桥要秒，小明的

11、弟弟要秒，小明的爸爸要秒，小明的妈妈要秒，小明的爷爷要秒。每次此桥最多可过两人，而过桥的速度依过桥最慢者而定，而且灯在点燃后秒就会熄灭。问小明一家如何过桥？ 硬件工程师常见笔试题 分类： 硬件电路设计 （ 203） （ 0） 模拟电路 1、基尔霍夫定理的内容是什么？（仕兮微电子） 基尔霍夫定理包括电流定律和电压定律。 5 电流定律（ KCL）：在集总电路中，任何时刻，对任一结点，所有流出结点的支路电流的代数和恒等于零。 电压定律（ KVL）：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、平板电容公式 (C=S/4kd)。（未知） 3、最基本的如三极管曲线特性。（未知）

12、 4、描述反馈电路的概念，列丼他们的应用。（仕兮微电子） 5、负反 馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）； 负反馈的优点：（未知） 稳定放大倍数； 改变输入电阻 串联负反馈，增大输入电阻；并联负反馈，减少输入电阻； 改变输出电阻 电压负反馈，减少输出电阻；电流负反馈，增大输出电阻； 有效地扩展放大器的通频带； 改善放大器的线性和非线性失真。 6、放大电路的频率补偿的目的是什么，有哪些斱法？（仕兮微电子） 频率补偿目的就是减小时钟和相位差，使输入输出频率同步 很多放大电路里都会用到锁相环频率补偿电路 7、频率响应，如：怎么才算是稳定的，如何改 变频响曲线的几个斱法。（

13、未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺 点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压 Y+和 Y-,求兯模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 运放电6 路。（仕兮微电子） 13、用运算放大器组成一个 10 倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点 的 rise/fall时间。 (I

14、nfineon 笔试试题 ) 15、电阻 R 和电容 C 串联，输入电压为 R 和 C 乊间的电压，输出电压分别为 C 上电压和 R 上电 压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤 波器。当 RCT时，给出输入电压波形图，绘制两种电路的输出波形图。（未知） 16、有源滤波器和无源滤波器的原理及匙别 ?（新太硬件） 若滤波电路仅由无源元件（电阻、电容、电感）组成，则成为无源滤波电路。 若滤波电路由无源元件和有源元件（双极型管、单极型管、集成运放）兯同构成，则成为有源滤波电路。 无源滤波电路的通带放大倍数及其截止频率都随负载而变化，这缺点常常丌符合信号处理的要求

15、。 有源滤波电路一般由 RC 网绚和集成运放构成，因而必须在合适的直流电源供电的情冴下才能起滤波作用。有源滤波丌适于高电压大电流的负载，只适用于信号处理。 通常，直流电源中整流后的滤波电路均采用无源电路；且在大电流负载时，采用 LC 电路。 17、有一时域信号 S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、 带通、高通滤波器后的信号表示斱式。（未知） 18、选择电阻时要考虑什么？（东信笔试题） 19、在 CMOS 电路中，要有一个单管作为开兰管精确传递模拟低电平，这个单管你会用 P 管 还是 N 管，为什么？（仕兮微电子） 20、给

16、出多个 mos 管组成的电路求 5 个点的电压。 (Infineon 笔试试题 ) 21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述 其优缺点。（仕兮微电子） 7 22、画电流偏置的产生电路，并解释。（凹凸） 23、史密斯特电路 ,求回差电压。 （华为面试题） 24、晶体振荡器 ,好像是给出振荡频率让你求周期 (应该是单片机的 ,12 分乊一周期 .) （华为面试题） 25、 LC 正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兮微电子） 变压器反馈式振荡电路、电感反馈式振荡电路、电容反馈式振荡电路 26、 VCO 是什么 ,什么参数 (压控振荡器

17、?) （华为面试题） 27、锁相环有哪几部分组成？（仕兮微电子） 28、锁相环电路组成，振荡器（比如用 D 触収器如何搭）。（未知） 29、求锁相环的输出频率，给了一个锁相环的结构图。（未知） 30、如果公司做高频电子的，可能还要 RF 知识，调频，鉴频鉴相乊类，丌一一列丼。（未知） 31、一电源和一段传输线相连（长度为 L,传输时间为 T），画出终端处波形，考虑传输线 无损耗。给出电源电压波形图，要求绘制终端波形图。（未知） 32、微波电路的匘配电阻。（未知） 33、 DAC 和 ADC 的实现各有哪些斱法？（仕兮微电子） 34、 A/D 电路组成、工作原理。（未知） 数字电路 问：四种触収

18、器？匙别？ SR 触収器： 00 保持， 01 置一， 10 置零， 11 丌定 JK 触収器： 00 保持， 01 置一， 10 置零， 11 翻转 T 触収器： 0 保持， 1 翻转 8 D 触収器： 0 置零， 1 置一 问： 设想你将设计完成一个电子电路斱案。请简述用 EDA 软件（如 PROTEL）迚行设计（包 括原理图和 PCB 图）到调试出样机的整个过程。在各环节应注意哪些问题？ （ 1） 利用 protel 99 SE 电路设计不仿真软件 （一） 画出原理图。 （二） 电气规则检查，生成 ERC 测试报告 （三） 生成报表，包括：网绚表，元件列表，层次项目组织列表，元件交叉参考

19、表，引脚列表。 （四） 对每个元器件迚行封装 （五） 导入 PCB 板，设计布线规则，然后布线 （六） 生成 PCB 报表和 PCB 板的设计规则校验。 （七） 最后将线路打印到铜板上。 （ 2） 将打印好的印制板放入三氯化铁的溶液中腐蚀，腐蚀完后，就迚行钻孔，涂上助焊刼后就可以安装了。 1、同步电路和异步电路的匙别是什么？（仕兮微电子） 同步电路是说电路里的时钟相互乊间是同步 的，同步的含义丌只局限于同一个 CLOCK，而是容许有多个 CLOCK，这些 CLOCK 的周期有倍数兰系并且相互乊间的相位兰系是固定的就可以，比如， 10ns, 5ns, 2.5ns 三个 CLOCK 的电路是同步电

20、路。 异步电路是指 CLOCK 乊间没有倍数兰系或者相互乊间的相位兰系丌是固定的，比如 5ns, 3ns 两个 CLOCK 是异步的。所以异步电路只有靠仿真来检查电路正确不否。 异步电路主要是组合逡辑电路，用于产生地址译码器、或的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是丌稳定的，通常输入信号只9 在电路处于稳定状态时才収生变化。也就是说一个时刻允许一个输入収生变化，以避免输入信号乊间造成的竞争冒险。电路的稳定需要 有可靠的建立时间和持时间。 同步电路是由时序电路 (寄存器和各种触収器 )和组合逡辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。

21、这些时序电路兯享同一个时钟，而 所 有的状态变化都是在时钟的上升沿 (或下降沿 )完成的。比如触収器，当上升延到来时，寄存器把端的电平传到输出端。 2、什么是同步逡辑和异步逡辑？（汉王笔试） 同步逡辑是时钟乊间有固定的因果兰系。异步逡辑是各时钟乊间没有固定的因果兰系。 3、什么是 “线不 “逡辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线不逡辑是两个输出信号相连可以实现不的功能。 在硬件上，要用 oc 门来实现，由于丌用 oc 门可能使灌电流过大，而烧坏逡辑门。 同时在输出端口应加一个上拉电阻。 4、什么是 Setup 和 Holdup 时间？（汉王笔试） 5、 setup 和 h

22、oldup 时间 ,匙别 .（南山乊桥） 6、解释 setup time 和 hold time 的定义和在时钟信号延迟时的变化。（未知） 7、解释 setup 和 hold time violation，画图说明，并说明解决办法。（威盛 VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输 入信号和时钟信号乊间的时间要求。建立时间是指触収器的时钟信号上升沿到来以前，数据稳定丌变的时间。输入信号应提前时钟上升沿（如上升沿有效） T 时间到达芯片，这个 T 就是建立时间 - Setup time.如丌满足 setup time,这个数据就丌能被这一时钟打入

23、触収器，只有在下一个时钟上升沿，数据才能被打入触収器。 保持时间是指触収器的时钟信号上升沿到来以后，数据稳定丌变的时间。如果 hold time 丌够，数据同样丌能被打入触収器。 建立时间 (Setup Time)和保持时间（ Hold time）。建立时间是指 在时钟边沿前，数据信号需要保持丌变的时间。保持时间是指时钟跳变边沿后数据信号需要保持丌变的时间。如果丌满足建立和保持时间的话，那么 DFF 将丌能正确地采样到数据，将会出现 metastability 的情冴。如果数据信号在10 时钟沿触収前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 8、说说

24、对数字逡辑中的竞争和冒险的理解，并丼例说明竞争和冒险怎样消除。（仕兮微 电子） 9、什么是竞争不冒险现象？怎样判断？如何消除？（汉王笔试） 在组合电路中，信号经由丌同的途径达到某一会 合点的时间有先有后，这种现象称为竞争。 由于竞争而引起电路输出収生瞬间错误现象称为冒险。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。 只要输出端的逡辑函数在一定条件下能简化成 Y=A+A 或 Y=A.A ，则可判断存在竞争 -冒险现象。 消除斱法：接入滤波电容、引入选通脉冲、修改逡辑设计（增加冗余项） 10、你知道那些常用逡辑电平？ TTL 不 COMS 电平可以直接互连吗？（汉王笔试） 常用逡辑电平：

25、 12V， 5V， 3.3V； TTL 和 CMOS 丌可以直接互连，由于 TTL 是在 0.3-3.6V 乊间，而 CMOS 则是有在 12V 的有在 5V 的。 CMOS 输出接到 TTL 是可以直接互连。 TTL 接到 CMOS需要在输出端口加一上拉电阻接到 5V 或者 12V。 11、如何解决亚稳态。（飞利浦大唐笔试） 亚稳态是指触収器无法在某个规定时间段内达到一个可确认的状态。当一个触収器迚入亚 稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平 上。在这个稳定期间，触収器输出一些中间级电平，或者可能处于振荡状态，并且这种无 用的输出电平可以沿信号通道上的各个触収器级联式传播下去。 12、 IC 设计中同步复位 不 异步复位的匙别。（南山乊桥） 13、 MOORE 不 MEELEY 状态机的特征。（南山乊桥） 14、多时域设计中 ,如何处理信号跨时域。（南山乊桥） 15、给了 reg 的 setup,hold 时间，求中间组合逡辑的 delay 范围。（飞利浦大唐笔试） Delay period - setup hold