1数字逻辑电路组合逻辑电路时序逻辑电路 输出状态只决定于当前时刻各输入状态的组合，而与电路先前状态无关(无记忆功能) 。 输出状态不仅决定于当前时刻各输入状态的组合，而且还与电路先前状态有关(有记忆功能) 。第21章 触发器和时序逻辑电路门电路是组合电路的基本单元触发器是时序电路的基本单元按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。按稳定工作状态：双稳态、单稳态、无稳态触发器（多谐振荡器）按结构分类：基本型、同步型、主从型、维持阻塞型。2&反馈两个输入端两个输出端逻辑图逻辑符号Q=1，Q =0时，称触发器处于置位状态（1态）；Q=0，Q=1时，称触发器处于复位状态（0态）。现态输入信号作用前的状态，用Qn和Qn(或Q、Q)表示；次态输入信号作用后的状态，用Qn+1和Qn+1表示。 SD置1端或置位(SET)端；RD置0或复位(RESET)端。 21.1.1 RS触发器21.1 双稳态触发器 1. 基本RS触发器SDRD3&(1) 输入RD=0, SD=1时1001输出：（2）输入RD=1, SD=0时0110&a&b输出：触发信号输出端状态改变时输入端所加的有效信号
