《数字电子技术》试题库.doc

1、1一选择题1.1 6 位二进制能表示的最大数是 ( )A.32 B.60 C.64 D.1281.2 将 100 份文件顺序编码，如果采用二进制，最少需要( )位。A.5 B.6 C.7 D.81.3 压缩 BCD 码 12H 表示( )A.12 B.+12 C.18 D.+182.1 下列函数中不等于 A 的是 ( )A.A+A B.A.A C.A+AB D.A+B2.2 下列函数中等于 AB 的是( )A.(A+B)A B.(A+1)B C.B+AB D.A(AB) 2.3 下列函数中等于 1 的是( )A.A0 B. A1 C. AA D .AA 2.4 下列各式中哪个是三变量 A、B、

2、C 的最小项？（ ）A.ABC B.AABC C.ABC D.m02.5 三变量 A、B、C 的最小项中表示 m5 的是哪项（ ）A.ABC B.ABC C.ABC D.ABC2.6 三变量 A、B、C 的最小项中跟 ABC不相邻的是哪项（ ）A.ABC B.ABC C.ABC D.ABC2.7 A=1,B=0 时，以下运算结果为 0 的是 （ ）A.(AB) B.(A+B) C.AB D.AB2.8 以下公式不正确的是（ ）A.AB=BA B.(AB)=A+B C.A+AB=A+B D.AB+AC+BC=AB+AC2.9 以下常用公式不正确的是（ ）A.A(A+B)=A B.A(AB)=AB

3、 C.A(AB)=A D.A+AB=B3.1 以下器件不可做开关元件的是（ ）A. 二极管 B.三极管 C.场效应管 D.可变电阻3.2 三极管的三个电极不包括（ ）A.基极 B.集电极 C.漏极 D.发射极3.3 场效应管的三个电极不包括（ ）A. 栅极 B.源极 C.基极 D.漏极3.4 二极管的基本特性是（ ）A.单向导电 B.有两个电极 C.可发光 D.可导电3.5 三极管 CE 间导电性最好是工作于（ ）A.截止区 B.饱和区 C.放大区 3.6 场效应管 DS 间导电性最强是工作于（ ）A.截止区 B.可变电阻区 C.恒流区 4.1 能起到多路开关作用的是（ ）A.编码器 B.译码

4、器 C.数据选择器 D.数值比较器4 2 能实现对一系列高低电平编成对应的二值代码的器件是（ ）A.编码器 B.译码器 C.加法器 D.数据选择器4.3 能实现将输入的二进制代码转换成对应的高低电平输出信号的是（ ）A.编码器 B.译码器 C.数据选择器 D.数值比较器4.4 以下不属于组合逻辑电路的是（ ）2A.编码器 B.加法器 C.计数器 D.译码器4.5 显示译码器 7448 灯测试输入脚 LT=0 执行的功能是（ ）A.全部点亮 B.全部熄灭 C.逐个点亮 D.熄灭掉该位的 04.6 显示译码器 7448 灭零输入脚 RBI=0 执行的功能是（ ）A.全部点亮 B.全部熄灭 C.只熄

5、灭 0 D.逐个熄灭4.7 显示译码器 7448 灭灯输入/灭零输出脚 BI/RBO做输出时低电平表示的含义是（ ）A.全部己熄灭 B.译码器输入为 0 C.译码器输入为 0 并且被熄灭 D.全部已点亮4.8 以下器件不可用来设计组合逻辑函数的是（ ）A.编码器 B.译码器 C.数据选择器 D.加法器4.9 用 3-8 译码器设计的组合逻辑函数变量最大数为（ ）A.2 B.3 C.4 D.54.10 用 8 选 1 数据选择器可设计的组合逻辑函数变量最大数为（ ）A.2 B.3 C.4 D.54.11 用 4 片 74148 可扩展成的编码器是（ ）A.8 线-3 线 B.16 线-4 线 C

6、.24 线-5 线 D.32 线-5 线4.12 用 4 片 74138 可扩展成的译码器是（ ）A.3 线-8 线 B.4 线-16 线 C.5 线-24 线 D.5 线-32 线5.1 按逻辑功能来分，触发器可分为（ ）A. TTL、CMOS 两类 B. 电平触发、脉冲触发、边沿触发三类 C. SR、JK、D、T 五类 5.2 按制造工艺来分，触发器可分为（ ）A. TTL、CMOS 两类 B. 电平触发、脉冲触发、边沿触发三类 C. SR、JK、D、T 五类 5.3 按触发方式来分，触发器可分为（ ）A. TTL、CMOS 两类 B. 电平触发、脉冲触发、边沿触发三类 C. SR、JK、

7、D、T 五类 5.4 JK 触发器的特性方程是（ ） 。A.Q*KQJQ B.Q*JQKQ C.Q*JQ KQ5.5 SR 触发器的特性方程是 （ ）A.Q*=S+RQ B.Q*=SR+Q C.Q*=SR+SQ D.Q*=S+RQ5.6 D 触发器的特性方程是 （ ）A.Q*=D B.Q*=Q C.Q*=D D. Q*=Q5.7 JK 触发器转 T 触发器输入端 JK 正确接法是 （ ）A. T=J=K=0 B. T=J=K=1 C.T=J=K D.T=J=K5.8 JK 触发器转 D 触发器输入端 JK 正确接法是（ ）A. D=J=K=0 B. D=J=K=1 C.D=J=K D.D=J=

8、K5.9 按逻辑功能划分的 4 种触发器，功能最强的是（ ）A. SR B. JK C.D D.T6.1 时序逻辑电路的输出取决于（ ）A.此刻的输入 B.电路原来的状态 C.此刻的输入和电路原来的状态 6.2 时序逻辑电路的描述方程不包括（ ）A.输出方程 B.驱动方程 C.状态方程 D.特性方程 6.3 将驱动方程代入触发器特性方程，直接得到的是（ ）A.状态方程 B.状态转换表 C.状态转换图 D.时序图 36.4 以下不属于时序逻辑电路的是（ ）A.寄存器 B.移位寄存器 C.计数器 D.加法器 6.5 移位寄存器不具有的功能是（ ）A.存储代码 B.串并转换 C.算术运算 D.逻辑运

9、算 6.6 计数器不具有的功能是（ ）A.计数 B.分频 C.译码 D.定时 6.7 计数器按触发方式来分，可分为（ ）A.同步和异步 B.加、减、可逆 C.二进制、BCD、循环码 6.8 计数器按计数模式来分，可分为（ ）A.同步和异步 B.加、减、可逆 C.二进制、BCD、循环码 6.9 计数器按编码方式来分，可分为（ ）A.同步和异步 B.加、减、可逆 C.二进制、BCD、循环码 7.1 只读存储器 ROM 是指（ ）A.不可改写 B.可改写 1 次 C.通常情况下不可改写 D.可任意可写7.2 RAM 是指（ ）A.只读存储器 B.只写存储器 C.随机存储器 D.随机函数发生器7.3

10、动态存储器的优点是（ ）A.速度快 B.集成度高 C.价格偏移 D.制造简单8.1 PLD 全称是（ ）A.集成电路 B.可编程逻辑器件 C.在系统可编程 D.在应用可编程8.2 FGPA 全称是（ ）A.可编程逻辑器件 B.现场可编程门阵列 C.复杂的可编程逻辑器件 D.集成电路8.3 CPLD 的全称是（ ）A.集成电路 B.复杂的可编程逻辑器件 C.现场可编程门阵列 D.可编程逻辑器件9.1 555 定时器不可接成（ ）A.单稳态触发器 B.多谐振荡器 C.施密特触发器 D.可编程计数器9.2 以下关于单稳态触发器特点描述错误的是（ ）A.有稳态和暂稳态两个不同工作状态 B.在外界信号作

11、用下能从稳态进入暂稳态，一段时间后返回稳态 C.触发信号决定了暂稳态的停留时间 9.3 施密特触发器的应用中不包括（ ）A.波形变换 B.脉冲整型 C.脉冲鉴幅 D.脉冲发生10.1 ADC 是指（ ）A.模数转换 B.数模转换 C.串并转换 D.并串转换10.2 DAC 是指（ ）A.模数转换 B.数模转换 C.串并转换 D.并串转换10.3 AD 转换器的性能指标中不包括（ ）A.转换精度 B.生产厂商 C.转换时间 D.转换误差二填空题（6 题*3 分）1.1 完成进制转换 123.5D= B, 101.1H= B= D。1.2 完成码制转换 010010(原 )= （反） （补） ；1

12、.3 完成码制转换 110010(原 )= （反） （补） ；2.1 使（A+B+C） 等于 1 的变量组合有 种，使(A B)C 等于 1 的变量组合有 种。2.2 使（ABC） 等于 1 的变量组合有 种，使(AB) C 等于 1 的变量组合有 种。42.3 使（AB+C） 等于 1 的变量组合有 种，使(A B)C 等于 1 的变量组合有 种。6.1 利用触发器设计同步 30 进制加法计数器，需要 个触发器，其中无效状态有 种。6.2 利用触发器设计同步 40 进制加法计数器，需要 个触发器，其中无效状态有 种。6.3 利用触发器设计同步 70 进制加法计数器，需要 个触发器，其中无效状

13、态有 种。6.4 对于 N 位同步二进制计数器， Q1 输出端的分频系数是 ，其计数容量是 。6.5 对于 N 位同步二进制计数器， Q3 端的分频系数是 ，进位输出端的分频系数是 。6.6 用 2 个 4 位二进制计数器级联，最大可实现 进制计数器，如用 2 个 10 进制计数器，最大计数容量是 。7.1 半导体存储器从功能上可分为 和 。7.2 静态存储器的优点是： ，动态存储器的优点是： 。7.3 用 1K4 位的 ROM 设计 16K16 位的存储器，需要进行 扩展，共需要 片。10.1 施密特触发器的特点是 。10.2 单稳态触发器的特点是 。10.3 描述脉冲信号的参数有 。三化简

14、题（3 题*4 分，分别 3 选 1）2.1.1 Y=ABCD+ABD+ACD2.1.2 Y=AB(ACD+(AD+BC)(A+B)2.1.3 Y=A+(B+C)(A+B+C)(A+B+C)2.2.1 用卡诺图化简 Y=ABC+ABD+CD+ABC+ACD+ACD2.2.2 用卡诺图化简 Y=AB+AC+BC+CD2.2.3 用卡诺图化简 Y=AB+BC+A+B+ABC2.3.1 F(A,B,C,D) ）（ 7,531)0,8642,(dm2.3.2 F(A,B,C,D) ），（72.3.3 F(A,B,C,D) ）（ 4,62),9,(四综合题（40 分）4.1.1 分析组合逻辑电路功能（图

15、中门电路为与非门） 。(7 分)（1）输出逻辑函数式；（2）真值表；（3）功能判断。54.1.2 分析组合逻辑电路功能。(7 分)（1）输出逻辑函数式；（2）真值表；（3）功能判断。4.1.3 分析组合逻辑电路功能。(7 分)（1）输出逻辑函数式；（2）真值表；（3）功能判断。4.2.1 设计一个判断输入的 3 位代码能否被 3 整除的电路，用译码器 74138 实现，可适当加门电路。(7 分)（1）逻辑抽象及真值表； （2）逻辑函数式；（3）形式变换。（4）逻辑电路图。4.2.2 设计一个 3 人表决电路，A 具有一票否决权，用 2 输入端四或非门 7402 实现。(7 分)（1）逻辑抽象及

16、真值表； （2）逻辑函数式；（3）形式变换。（4）逻辑电路图。4.2.3 设计一个判断输入的 4 位代码能否被 3 整除的电路，用译码器 74151 实现。(7 分)（1）逻辑抽象及真值表； （2）逻辑函数式；（3）形式变换。（4）逻辑电路图。64.3.1 若主从结构 RS 触发器的 CP、S、R、 D各输入端的电压波形如图 P4.8 所示，1DS。试画出 Q、 端对应的电压波形。(8 分)4.3.2 已知主从结构 JK 触发器输入端 J、K 和 CP 的电压波形如图 P4 所示，试画出 Q、Q端对应的电压波形。设触发器的初始状态为 Q = 0。(8 分)4.3.3 若主从结构 JK 触发器

17、CP、 DR、 S、J、K 端的电压波形如图所示，试画出 Q、Q端对应的电压波形。(8 分)4.4.1 分析如图时序逻辑电路功能。(9 分)(1) 逻 辑 方 程 （ 输 出 、 驱 动 、 状 态 方 程 ） ；(2) 状 态 转 换 表 ；(3) 状 态 转 换 图 ；(4) 自 启 动 判 断 ；(5) 功 能 判 断 。74.4.2 分析如图时序逻辑电路功能。(9 分)(1) 逻 辑 方 程 （ 输 出 、 驱 动 、 状 态 方 程 ） ；(2) 状 态 转 换 表 ；(3) 状 态 转 换 图 ；(4) 自 启 动 判 断 ；(5) 功 能 判 断 。4.4.3 分析如图时序逻辑电路功能。(9 分)(1) 逻 辑 方 程 （ 输 出 、 驱 动 、 状 态 方 程 ） ；(2) 状 态 转 换 表 ；(3) 状 态 转 换 图 ；(4) 自 启 动 判 断 ；(5) 功 能 判 断 。4.5.1 利用两片可预置 BCD 异步清除计数器 74LS160 设计一个 60 进制计数器，要求有进位信号输出。(9 分)4.5.2 利用两片可预置 BCD 异步清除计数器 74LS160 设计一个 47 进制计数器，要求有进位信号输出。(9 分)84.5.3 利用两片可预制四位二进制同步清除计数器 74LS163 设计一个 51 进制计数器，要求有进位信号输出。(9 分)