半导体封装过程wire bond 中 wire loop 的研究及其优化.doc

1、南京师范大学电气与自动化科学学院毕业设计（论文）半导体封装过程 wire bond 中 wire loop 的研究及其优化专 业 机电一体化 班级学号 22010439 学生姓名 刘晶炎 单位指导教师 储焱 学校指导教师 张朝晖 评阅教师 2005 年 5 月 30 日摘要在半导体封装过程中，IC 芯片与外部电路的连接一段使用金线（金线的直径非常小 0.8-2.0 mils）来完成，金线 wire bond 过程中可以通过控制不同的参数来形成不同的 loop 形状，除了金线自身的物理强度特性外，不同的 loop 形状对外力的抵抗能力有差异，而对于 wire bond 来说，我们希望有一种或几种

2、 loop 形状的抵抗外力性能出色，这样，不仅在半导体封装的前道，在半导体封装的后道也能提高 mold 过后的良品率，即有效地抑制wire sweeping, wire open.以及由 wire sweeping 引起的 bond short.因此，我们提出对 wire loop 的形状进行研究，以期得到一个能够提高 wire 抗外力能力的途径。对于 wire loop 形状的研究，可以解决：（1） 金线 neck broken 的改善。（2） BPT 数值的升高。（3） 抗 mold 过程中 EMC 的冲击力加强。（4） 搬运过程中抗冲击力的加强。关键词：半导体封装，金线，引线焊接,线型。

3、AbstractDuring the process of the semiconductor assembly, we use the Au wire to connect the peripheral circuit from the IC. (The diameter of the Au wire is very small .Usually, its about 0.8mil2mil.) And during the Au wire bonding, we can get different loop types from control the different parameter

4、s. Besides the physics characteristic of the Au wire, the loop types can also affect the repellence under the outside force. For the process of the wire bond, we hope there are some good loop types so that improve the repellence under the outside force. According to this, it can improve the good dev

5、ice ratio after molding. It not only reduces the wire sweeping and the wire open of Au wires but also avoid the bond short cause by the wire sweeping.Therefore, we do the disquisition about the loop type for getting the way to improve the repellence under outside forces. This disquisition can solve

6、the problem about:(1) Improve the neck broken of Au wire.(2) Heighten the BST data.(3) Enhance the resist force to EMC during the molding process.(4) Decrease the possibility of device broken when it be moved.Keyword: the semiconductor assembly, Au wire, wire bond, wire loop.目录摘要 Abstract 1 绪论 1.1 本

7、课题研究的意义 1.2 环境及实验设备简介 1.3 主要的研究工作 2 基础知识介绍 2.1 wire bond 的介绍及基本原理 2.2 wire loop 的基本参数 2.2.1 loop type（弧型） 2.2.2 LH（弧高）2.2.3 reverse distance(反向线弧长度) 2.2.4 RDA(反向线弧角度) 2.2.5 2nd kink(第二弯曲点) 2.2.6 2nd kink HT factor(第二弯曲点高度因素 ) 2.6.7 span length (水平长度 ) 2.3 mold 的基本概念 2.4 BPT 测试的简单介绍3 实验设备及环境条件 3.1 实验

8、材料 3.2 实验设备介绍 3.2.1 wire bond 设备 3.2.2 BPT 测试仪 3.2.3 mold 设备及 wire sweeping 测试设备 3.3 环境条件 4 实验设计及数据处理 4.1 实验设计及研究方法 4.2 实验过程及数据采集 4.2.1 loop type: Q-LOOP (1) 4.2.1.1 参数 4.2.1.2 BPT 数据4.2.1.3 wire sweeping 测试数据 4.2.2 loop type: Q-LOOP(2) 4.2.2.1 参数 4.2.2.2 BPT 数据 4.2.2.3 wire sweeping 测试数据 4.2.3 loop

9、 type: SQUARE-LOOP(1) 4.2.3.1 参数 4.2.3.2 BPT 数据 4.2.3.3 wire sweeping 测试数据 4.2.4 loop type: SQUARE-LOOP(2) 4.2.4.1 参数 4.2.4.2 BPT 数据 4.2.4.3 wire sweeping 测试数据 4.3数据处理分析及其结果 4.3.1 实验数据处理 4.3.2 数据分析及分析结果 4.3.2.1 BPT 数据分析及结果 4.3.2.2 wire sweeping 测试数据分析及结果 4.3.2.3 综合分析及结果 5 理论计算5.1 关于理论计算的说明5.2 转动惯量的概

10、念5.2.1 转动惯量的定义5.2.2 移轴定理5.3 转动惯量条件下 S 弧与 Q 弧的比较5.3.1 S 弧的转动惯量5.3.2 Q 弧的转动惯量5.3.3 一定条件下两弧的比较计算5.4 转动惯量对 S 弧模型的影响5.4.1 S 弧模型 15.4.2 S 弧模型 25.5 转动惯量对 Q 弧模型的影响5.5.1 Q 弧模型 15.5.2 Q 弧模型 2 6 结论绪论1.1 本课题研究的意义在现在的半导体封装中，大多在对金线的机械强度的提高在做努力，即提高原材料的机械强度，而对 wire loop 形状的研究还鲜有报道，即使有这方面的研究也并未正式公开的发表相关论文。所以，在这方面的深入

11、研究还是很有意义的。1.2 环境及实验设备简介固定一种金线（2.0mil）作为实验原材料，固定实验机器为ASM*Eagle 60 wire bonder 进行实验。(注：1mil=25.4um)1.3 主要的研究工作本设计主要的研究工作是对芯片进行引线焊接所行成的各种不同线型的研究分析。我们通过设计实验的方法将其进行优化，以提高金线承受外力的能力，并最终指导实际生产工具。2 基础知识介绍2.1wire bond 的基本原理Wire bonding 是一种使用了热能、压力以及超声能量的芯片内互连技术，本质上是一种固相焊接工艺。用金线或铝线把芯片上的焊盘与引线框架上的相应引脚连接起来，以实现芯片与

12、外部电路连接的功能，如图 2.1.1。图 2.1.1本设计中金线的 wire bond 采用热超声法，其将焊件加热到 200250oC,使用劈刀。图 2.1.2是 wire bond-ball bonding 的大致过程。图 2.1.2 W/B过程Bond 过程是一个极其复杂的过程，它汇集了计算机控制技术、高精度图像识别处理技术（PRS ） 、高精度机械配合、自动控制反馈等高科技。Wire bond 技术的发展是围绕封装技术的发展进行的。目前还是最成熟的芯片内互连技术。在任何开发出的新封装类型中都可以应用 WB 技术。随着技术的发展，提出了超细间距 BOND 技术、铜线 BOND 技术、带BO

13、ND 技术等新技术，也给我们带来了新的研究课题。同时我们也应该看到，毕竟作为一种“老”技术也有不可避免的缺点如：线长带来阻抗增加和电感增大，从而限制了对高频器件封装的选择，另外散热性能也没有裸倒装芯片来得好。不过掌握 wire bond 技术从而保证生产的稳定，对公司的发展来说有重要的意义。2.2 wire loop 的基本参数2.2.1 loop type（弧型）:图 2.2.1.1 Q-LOOP 图 2.1.1.2 SQUARE-LOOP 2.2.2 LH（弧高）图 2.2.2 LH = loop height（弧高）2.2.3 reverse distance(反向线弧长度)图 2.2.3 reverse distance（反向线弧长度）