多通道数字阵列收发组件可靠性研究分析或者设计.doc

1、多通道数字阵列收发组件可靠性研究分析或者设计摘 要数字阵列雷达的各种部件中，最为重要的为数字接收组件，在数字阵列雷达运行过程中，首发组件的性能将会对数字阵列雷达的整体运行性能产生非常重要的影响，本文就主要在对多通道数字阵列收发组件可靠性进行简单分析的基础上，对其设计工作予以简单分析。 关键词多通道数字阵列；收发组件；可靠性研究；设计 中图分类号：TN957.5 文献标识码：A 文章编号：1009-914X（2015）44-0295-01 在多通道数字阵列雷达运行过程中，子阵级数字波束形成处理、功率放大、多模式波形产生、多通道接收预处理、数字化等操作都是在多通道数字阵列收发组件中开展的，为了保证

2、多通道数字阵列收发组件的性能可靠性，加大这方面的研究力度，优化多通道数字阵列收发组件的设计，提升其运行性能非常的必要。 一、多通道数字阵列收发组件可靠性要求 在多通道数字阵列收发组件的设计过程中，通过合理的合计，保证其运行可靠性非常的必要，为了保证所设计出的多通道数字阵列收发组件具有较高的可靠性，在开展设计的过程中，应该注意下列几方面的问题：（1）在设计发射通道的过程中，要能够保证多路发射通道功率的一致性，并要能够保证其幅相稳定性与增益一致性；（2）在设计接收通道的过程中，除了要能够保证其幅相稳定性与增益一致性之外，还需要能够保证其多路模拟接收通道及中频采样通道的可靠性。不仅如此，为了满足实际

3、的生产需求，还需要能够保证其性能特点能够满足相关的批量生产需求。 二、多通道数字阵列收发组件的设计 1、ADC 性能参数以及射频前端设计 本次研究中所设计的多通道数字阵列收发组件在采用的过程中，时钟与同步信号是通过外部输入的，并要在板上进行分配，思路 ADC 所采集到的数据是通过 FPGA 来进行接收与预处理，经过预处理之后的数据需要通过高速光纤传输给后端的信号处理机，其结构框图如图 1 所示： 若系统中所采用的接收机是对射频进行直接采集，那么 ADC 的性能以及射频前端的性能共同决定了接收机的性能，接收系统的最小可检测信号由 ADC 的量化噪声来决定，而射频前端的灵敏度需要通过下式开展计算：

4、 上式中，表示的是射频前端的灵敏度；表示的是：最小可检测信号；表示的是：噪声系数；表示的是：噪声带宽。从上式中可以看出，随着信号带宽的变化，接收机的灵敏度会有所不同，为了保证数字阵列雷达工作的稳定性，需要在接收支路中提供一个可编程的衰减器，依据雷达工作于最小带宽的情况来进行增益的设计，其他参数的设计也需要结合实际衰减情况进行适当调节。在实际的运行过程中，为了能够尽可能的减少 ADC 对噪声系数的恶化，在能够保证其动态范围的情况下，应该尽可能的使前级增益增大，以便于组合噪声系数能够接近前级放大器的噪声系数，为了能够达到特定的增益，可以通过将多个放大器级联的方式构成放大器链，为了保证组合噪声系数最

5、小化，就需要保证第一级放大器具有较高的增益与较低的噪声系数。 2、电源设计与接地设计 在高速器件运行过程中，要想保证其工作的稳定性，其中非常关键的一点就是要能够保证其干净的电源，线性电源与开关电源是常用的两种电源，其中的开关电源虽然具有负载能力强、效率高的优点，但是其开关的噪声比较大；线性电源所输出的纹波比较小，将其应用于数字部分的第二级电压转换及模拟器件的供电上，具有良好的适应性。对于多通道接收组件来说，其电压的种类与器件的种类都是比较多的，在开展设计的过程中，基于 POL 的分布式电源是常用的一种电源设计形式，其主要是将电源芯片放置在需要供电的器件附近，这不仅能够有效防止单点故障，提升系统

6、的电压调节能力，同时还能够有效的减少噪声。本次研究中所设计的系统电源主要由数字与模拟两部分组成，由于数字部分大多为大电流的负载器件，所以应用开关电源来作为 POL，其他部分的电源应用线性电源。 地平面的设计对于高速电路板信号的完整性、电磁兼容性及系统噪声具有直接的影响，在开展模数混合电路设计的过程中，尤其是要处理好系统地、数字地及模拟地之间的关系，在地平面分割的过程中，由于ADC 器件的特殊性，可以将其作为模拟器件来进行处理，并要保证通过合理的地平面划分防止 ADC 输出数据及相关数字器件信号跨越地平面，并要防止数字地所对应的平面层与模拟地所对应的平面层在空间上出现交叠。 3、高速 ADC 输

7、出信号接收设计 本次研究中所选取的 ADC 芯片内部集成了可选的输出分路器，其输出电平为 LVDS，应用 XC5VSX50T 来进行数据的接收与信号的处理，若其采样频率设置为 2GHz，那么在其运行过程中，就会应用 1：4 的输出模式，通过这种应用这种模式，能够有效的降低数据接收的难度，在 ADC 器件中，存在一个输出时钟信号，其能够用来进行同步数据的接收的。 4、多路同步设计与测试 对于多路采集系统来说，要想保证后续信号的正确处理，其中非常关键的一点就是要能够保证多路之间的同步，要能够保证采样时刻的一致性以及输出时序的一致性，其中采样时刻的同步主要是指：要能够保证多路采样时钟的同步，本次研究

8、中应用的是单路的时钟输入，通过时钟驱动芯片在电路板上将时钟分配到各个 ADC 芯片上，选择合适的时钟驱动芯片非常的必要，其不仅要能够输出合适的电平标准，同时还要将其输出抖动与歪斜控制在合理范围内。可以通过 ADC 芯片的异步复位功能来实现输出时序的一致，其中最为重要的是要能够保证采样时钟与复位信号之间的时序关系，在复位的过程中，要能够保持时钟输出为低，关于这一设计要求，可以通过对时钟驱动芯片的使能管脚进行控制来实现，其中 ADC 同步复位的时序图如图 2 所示： 在能够保证多路同步采集与输出的基础上，还要能够对由 ADC 器件差异所导致的采样时刻偏差进行测试，以此来对每个 ADC 采样时刻进行

9、相应的调整，具体的调节过程中，可以选择其中一个通道作为基准来开展调节，对其他各个通道相对于基准通道的采样时刻偏差进行测量。 结束语 多通道数字阵列雷达运行过程中，对其运行性能具有较大影响的一个关键因素就是多通道数字阵列收发组件，保证其运行可靠性与稳定性非常的必要，本文就主要对其可靠性及设计工作进行了简单分析，对于实际的多通道数字阵列收发组件设计工作具有一定的参考价值。 参考文献 1 李冬芳.数字阵列雷达收发组件自动测试技术研究与实现J.火控雷达技术，2011（25）. 2 陶玉龙，余海龙数字阵列雷达中多通道数字收发技术研究硅谷2012（11）. 3 查林数字阵列雷达技术在舰载综合射频系统中的应用舰船电子对抗2011 年第 03 期. 作者简介 祝依飞 1982 年 10 月男汉族 2008 年毕业于中国科学技术大学计算机科学与技术专业后就读于合肥工业大学电子信息工程专业工程硕士现供职于中国电科第 38 研究所工程师研究方向无线电通信。