数字电子技术简明教程复习题及答案.doc

1、- 1 -数字电子技术基础简明教程复习题及答案一、填空题1、(238) 10( 11101110 ) 2 ( EE ) 16。(110110.01) 2( 36.4 ) 16( 54.25 ) 10。P352、德摩根定理表示为 ( ) , ( )。P12BABA3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ） 。P73、P3974、异或门电路的表达式是( )；同或门的表达式是 ( ) 。P10、P15BA5、组成逻辑函数的基本单元是（ 最小项 ） 。P176、与最小项 相邻的最小项有( )、( ) 和 ( ABC ) 。P23CC7、基本逻辑门有（ 与门 ） 、 （ 或门 ）

2、和（ 非门 ）三种。复合门有（ 与非门 ） 、 （ 或非门 ） 、 （ 与或非门 ）和（ 异或门 ）等。P9108、卡诺图中几何相邻的三种情况是（ 相接相邻 ） 、 （ 相对相邻 ）和（ 相重相邻） 。P239、逻辑函数的公式化简的方法是（ 并项法 ） 、 （ 吸收法 ） 、 （ 消去法 ）和（ 配项消项法 ）等。 P2021 .10、最简与或式的定义是乘积项的（ 个数最少 ） ，每个乘积项中相乘的（ 变量个数也最少）的与或表达式。P1811、在正逻辑的约定下， “1”表示（ 高电平 ） ， “0”表示（ 低电平 ） 。在负逻辑的约定下， “1”表示（ 低电平 ） ， “0”表示（ 高电平 ）

3、 。P74、P9112、一般 TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) P110、P12413、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。P108、P12514、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。P10、P7315、在 TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门） ，能实现总线连接方式的的门为（三态门） 。P108110、P12412516、T TL 与非门的多余输入端不能接（ 低 ）电平。P11617、门电路的负载分为( 拉电流 )负载和(

4、 灌电流 )负载两大类。P97、P11718、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。P3219、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值） 。P14320、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ） 。把代码的特定含义翻译出来的过程叫（ 译码 ） 。在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ） 。P160、P162、P17521、两个 1 位二进制数相加，叫做（半加器） 。两个同位的加数和来自低位的进位三者相加，叫做（全加器） 。P14922、比较两个多位二进制

5、数大小是否相等的逻辑电路，称为(数值比较器) 。P15423、半导体数码显示器的内部接法有两种形式：共(阳) 极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。P18524、能够将（ 1 个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。P19225、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。P18726、触发器又称为双稳态电路，因为它具有（ 两个 ）稳定的状态。P22927、根据逻辑功能不同，触发器可分为（ RS 触发器 ） 、 （ D

6、 触发器 ） 、 （ JK 触发器 ） 、 （ T 触发器 ）和（ T触发器 ）等。根据逻辑结构不同，触发器可分为（ 基本触发器 ） 、 （ 同步触发器 ）和（ 边沿触发器 ）等。P23026028、JK 触发器在 JK00 时，具有（ 保持 ）功能，JK11 时；具有（ 翻转 ）功能；JK01 时，具有（ 置 0 ）功能；JK10 时，具有（ 置 1 ）功能。P256257、P25929、JK 触发器具有（ 保持 ） 、 （ 置 0 ） 、 （ 置 1 ）和（ 翻转 ）的逻辑功能。D 触发器具有（ 置 0 ）和（ 置 1 ）的逻辑功能。RS 触发器具有（ 保持 ） 、 （ 置 0 ）和（ 置

7、 1 ）的逻辑功能。 T 触发器具有（ 保持 ）和（ 翻转 ）的逻辑功能。T触发器具有（ 翻转 ）的逻辑功能。P25926030、边沿触发器具有共同的动作特点，即触发器的次态仅取决于 CP 信号（ 上升沿或下降沿 ）到来时刻输入- 2 -的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。P250、P25531、基本 RS 触发器的特性方程是（ ） ；其约束条件是（ ） 。JK 触发器的特性方程nnQRS1 0RS是（ ） ；D 触发器的特性方程是（ ） ；T 触发器的特性方程是（ nnQKJ1 Dn1） ；T触发器的特性方程是（ ） 。P236P260nQ1 n132

8、、时序逻辑电路的逻辑功能的特点是任何时刻电路的稳定（ 输出 ） ，不仅和（ 该时刻的输入信号 ）有关，而且还取决于（ 电路原来的状态 ） 。P27833、时序逻辑电路一定包含有作为存储单元的（ 触发器 ） ，时序电路中可以没有（ 组合 ）电路，但不能没有（ 触发器 ） 。P27934、时序逻辑电路的逻辑功能通常可用（ 逻辑表达式 ） 、 （ 状态表 ） 、 （ 卡诺图 ） 、 （ 状态图 ）和（ 时序图 ） 等方式描述。P27928035、时序逻辑电路按触发器时钟端的连接方式不同可以分为( 同步时序逻辑电路 )和( 异步时序逻辑电路 )两类。P28036、可以用来暂时存放数据的器件称为( 寄存

9、器 )。寄存器分为（ 基本寄存器 ）和（ 移位寄存器 ）两种。P34234337、若 ROM 有 5 根地址输入线，有 8 根数据输出线，则 ROM 的字线数为（ 32 ） ，ROM 的容量为（ 256 ） 。P20638、把移位寄存器的（ 输出 以一定方式馈送到 ）串行输入端 ，即得到（ 移位寄存器型 ）计数器。P35639、一个十进制加法计数器需要由（ 4 个 ）JK 触发器组成。 P32140、RAM 与 ROM 比较，其优点是（ 读写方便，使用灵活 ） ；缺点是（ 掉电丢失信息 ） 。P36441、顺序脉冲发生器可分成（ 计数型 ）和（ 移位型 ）两大类。P37142、555 定时器由

10、（ 分压器 ） 、 （ 比较器 ） 、 （ 基本 RS 触发器 ） 、 （ 晶体管开关 ）和（ 输出缓冲器 ）五部分组成。P39839943、施密特触发器有两个稳定状态（ “0”态和“1”态 ） ，其维持与转换完全取决于（ 输入电压的大小 ） 。P40140244、单稳态触发器状态有一个（ 稳定状态 ）和一个（ 暂稳状态 ） 。P40645、多谐振荡器是一种（ 自激振荡 ）电路，它没有（ 稳态 ） ，只有两个（ 暂稳态 ） 。它不需要外加触发信号，就能自动的输出（ 矩形 ） 脉冲。P41441546、石英晶体多谐振荡器的振荡频率仅决定于晶体本身的( 谐振频率 )，而与电路中( RC )的数值无

11、关。P41947、多谐振荡器是( 脉冲产生电路 )；施密特触发器和单稳触发器是( 脉冲整形电路 )。P39748、AD 转换器是把（ 模拟量 ）转换为（ 数字量 ）的转换器。D/ A 转换器是把（ 数字量 ）转换为（ 模拟量 ）的转换器。P42549、衡量 D/A 和 A/D 转换器性能优劣的主要指标都是（ 转换精度 ）和（ 转换速度 ） 。P42550、A/D 转换过程四个步骤的顺序是（ 采样 ） 、 （ 保持 ） 、 （ 量化 ） 、 （ 编码 ） 。P432二、选择题1、数字电路中使用的数制是（ B ） 。P2A、十进制 B、 二进制 C、十六进制 D、八进制2、二进制数 1111100

12、.01 对应的十进制数为( D )。P3A、140.125 B、125.50 C、136.25 D、124.253、十进制数 127.25 对应的二进制数为( A )。P4A、1111111.01 B、10000000.1 C、1111110.01 D、1100011.114、将二进制、八进制、十六进制数转换为十进制数的共同规则是（ C ） 。P45A、除十取余 B、乘十取整 C、按权展开 D、以上均可5、标准与或式是由（ D ）构成的逻辑表达式。P17A、最大项之积 B、最小项之积 C、最大项之和 D、最小项之和6、函数 的最简与或式为( C )。P2027CFA、AB B、 C、1 D、0

13、A- 3 -7、n 个变量可以构成（ C ）个最小项。P16A、n B、2n C、2 n D、2 n18、若输入变量 A、B 全为 1 时，输出 F=0，则其输入与输出关系是( B )。P16A、非 B、与非 C、与 D、或9、标准与或式是由（ B ）构成的逻辑表达式。P17A、与项相或 B、最小项相或 C、最大项相与 D、或项相与10、以下表达式中符合逻辑运算法则的是（ D ） 。P1113A、CC=C 2 B、1+1=10 C、01 D、A+1=111、下列逻辑式中，正确的是（ A ） 。P15 公式 18A、 B、 A+A=1 C、A A=0 D、 AA=112、ABC( C )。P12

14、 公式 10A、A B、BC C、(AB)(AC) D、A C13、 两者的关系是( A )。P15 公式 17Y,Y21A、 B、 C、 22121Y14、同或逻辑 Z 对应的逻辑图是（ C ） 。P11、P1515、有三个输入端的或非门电路，要求输出高电平，其输入端应是( C )。P10A、全部为高电平 B、至少一个端为高电平 C、全部为低电平 D、至少一个端为低电平 16、具有“线与”逻辑功能的门电路有( B )。P110A、三态门 B、集电极开路门 C、与门 D、或门 17、对于负逻辑而言，某逻辑电路为与门，则对于正逻辑而言，该电路为( C )。P91A、与非门 B、或非门 C、 或门

15、 D、与门18、集电极开路门(OC 门 )在使用时须在( B )之间接一电阻。P124125A、输出与地 B、输出与电源 C、输出与输入19.一个两输入端的门电路，当输入为 0 和 1 时，输出不是 1 的门是（ B ） 。P10A、与非门 B、或非门 C、异或门 20、若在编码器中有 50 个编码对象，则要求输出二进制代码位数为( B )位。P160A、5 B、6 C、10 D、5021、如需要判断两个二进制数的大小或相等，可以使用( D )电路。P154A、译码器 B、编码器 C、数据选择器 D、数据比较器22、八输入的编码器按二进制编码时，输出端的个数是（ B ） 。P161A、2 个

16、B、 3 个 C、4 个 D、8 个23、和数据分配器使用相同型号 MSI 的组合逻辑电路是( A )。见 P194A、译码器 B、编码器 C、数据选择器 D、数据比较器24、组合逻辑电路消除竞争冒险的方法有( A )和( B ) 。P216217A、修改逻辑设计 B、在输出端接入滤波电容C、后级加缓冲电路 D、屏蔽输入信号的尖峰干扰25、数据分配器输入端的个数是( B )。P192A、2 个 B、1 个 C、4 个 D、8 个26、一片容量为 1024 字节4 位的存储器，表示有( C )个存储单元。P206A、1024 B、4 C、4096 D、827、下列触发器中存在约束条件的是( A

17、)。P236、P238 等A、RS 触发器 B、JK 触发器 C、D 触发器 D、T 触发器=1AB Z=1AB Z1AB Z1AB ZB、A、 C、 D、- 4 -28、JK 触发器在时钟脉冲的作用下，如果要使 ，则输入信号 JK 应为( A )。P259nQ1A、J=1 ，K=1 B、 J=0，K =1 C、J=0，K =0 D、J=1，K=029、RS 触发器的约束条件是( D )。P236 等A、 R+S =1 B、 R+S=0 C、 RS=1 D、 RS=030、JK 触发器欲在 CP 作用后保持原状态，则 JK 的值是( D )。P259A、JK11 B、JK 10 C、JK01

18、D、JK0031、Mealy 型时序逻辑电路的输出 ( C )。P280A、只与电路的现态有关 B、只与电路的输入有关C、与电路的现态和电路的输入有关 D、与电路的现态和电路的输入无关32、若 4 位同步二进制加法计数器当前的状态是 0111，下一个输入时钟脉冲后，其内容变为( C )。P297A、0111 B、0110 C、1000 D、001133、4 位移位寄存器的现态为 1100，左移 1 位后次态为( B )或 ( C ) 。P350A、0011 B、1000 C、1001 D、001134、下图所示为某时序逻辑电路的时序图，由此可判断该时序电路具有的功能是( A ) 。P33434

19、2A、十进制计数器 B、九进制计数器 C、四进制计数器 D、八进制计数器35、构成同步二进制计数器一般应选用的触发器是（ C ） 。P297A、D 触发器 B、R S 触发器 C、JK 触发36、构成四位寄存器应选用（ B ） 。P345A、2 个触发器； B、4 个触发器 C、16 个触发器37、需用( B )片 74LS161 构成六十进制计数器。P338339A、1 片 B、2 片 C、3 片 D、4 片38、555 构成的施密特触发器的回差电压U T 为( D )。P402A、VCC B、VCC/2 C、2VCC/3 D、VCC/3 39、能起到定时作用的触发器是( C )。P414A

20、、施密特触发器 B、双稳态触发器 C、单稳态触发器 D、多谐振荡器40、对电压、频率、电流等模拟量进行数字处理之前，必须将其进行( B )。P424A、D/A 转换 B、A/D 转换 C、直接输入 D、随意三、计算题1、将十进制数 63.125 转换为二进制数和八进制数。解：(63.125) 10= (111111.001)2= (77.1)82、将二进制数 1111100.01 转换为十六进制数和十进制数。解： (1111100.01)2= (7C.4)16 = (124. 25)103、型号为 2764 的 EPROM 地址线为 13，位线为 8，试计算它的容量。解 ：其容量为：2 138

21、=81928=810248=8K8四、逻辑函数式变换 1、用公式法将下列逻辑函数式化简为最简与或表达式 BCAYCPQ0Q1Q2Q3- 5 -ACB)(AY23解： CA)B(CB)(11AB )AC)(Y2 BA)C(BAC )BAC) C13 2、将下列逻辑函数式展开成最小项表达式 )(Y456解： ),.(ABCCBA CB)A()()(Y 76541 4 ),(m35 ),(mABCBAC)C(AB)()(Y 7646 五、用卡诺图化简法将下列函数化简为最简与或表达式 DDD7 ),(d),(m),(Y 15731964208 解：DBACBY7 DAY8AB CD00 0001111

22、0 01 11 101 11 10 1 00 1 0AB CD00 00011110 01 11 100 1 110 0 0 01 0 110 0 00- 6 -六、作图题1、电路及 CP、S、R 的波形如图 1 所示，试对应画出 的波形。P272 页 4.4 题Q图 12、边沿触发器及 CP、J 、K 的波形如图 2 所示，试对应画出 的波形。P272 页 4.5 题Q图 23、边沿触发器及 CP、D 的波形如图 3 所示，试对应画出 的波形。P272 页 4.6 题Q图 34、电路及 A、B 和 CP 的波形如图 4 所示， ，试画出 Q 端的波形，设触发器的初始状态 Q1。ABDQCPQ

23、QQQQQABCP=1ABCP QD Q- 7 -图 4解： ，故根据 A、B 的波形异或可先画出 D 触发器的 D 端波形，然后再根据 D 端的波形画出 DAD触发器的 Q 端波形。如图 4 右图所示。5、已知 JK 触发器电路和 A、B 和 CP 的波形如图 5 所示，试画出 JK 触发器 Q 端的波形，设触发器的初始状态 Q0。解：JK AB，故根据 A、B 的波形相与可先画出 JK 触发器的 J、K 端波形，然后再根据 J、K 端的波形画出 JK 触发器的 Q 端波形。如图 5 右图所示。图 5七、分析题1、组合电路如图 6 所示，分析该电路的逻辑功能。图 6解：、写表达式： ,ABC

24、P ABCABCPL、化简与变换： )(、由表达式列出真值表：、分析逻辑功能 ： 当 A、B、C 三个变量不一致时，电路输出为“1” ，所以这个电路称为“不一致电路” 。2、试分析图 7 所示电路的逻辑功能。解：由电路可直接写出输出的表达式为： ),(mCBA)()(Y 421逻辑功能：输入奇数个“1” ，输出为“1” 。 CPABJKQCPABABCP1J1K& QQ1&ABCY111- 8 -图 73、试分析图 8 所示电路的逻辑功能。解：由图 8 电路，写出各输出端的逻辑函数式为： BAFBAFBA321根据上式，列出真值表如下。A B F1 F2 F30 00 11 01 10 1 0

25、1 0 00 0 10 1 0图 8由表可见，当 AB 时，F 11；当 AB 时，F 31；当 AB 时，F 21。故该电路为 1 位数值比较器。4、试分析图 9 所示时序电路的逻辑功能。（各触发器的初始状态均为 0。）图 9解： 写出时钟方程、驱动方程和输出方程时钟方程：CP 0CP 1CP驱动方程： nQKJKJ01输出方程： QZ 求状态方程：JK 触发器的特性方程为： nnKJ1 nnnnnn QQJ 1010101100001 列状态表、画状态图和时序图状态表CP Q1n Q0n Q1n+1 Q0n+1 Z 0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0

26、 1 功能说明：该电路是带进位输出的同步四进制加法计数器电路。5、试分析图 10 所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态图，说明电路能否自启动。解：图所示为摩尔型同步时序逻辑电路。由电路图，可写出驱动方程 110010 KQJKQJnn将驱动方程代入 JK 触发器的特性方程 ，nnQJ00 01/0/0 1011/1 /Z /0 Q0Q1ZCP Q1Q0CP&1J1KQQ1J1KQQZ1C1C1Q1Q0CP&1J1KQQ1J1KQQZ1C1C11&ABF1&1&1F2F3- 9 -得到电路的状态方程nnnQQ101010图 10由电路图，可写出电路的输出方

27、程 nZ10根据状态方程和输出方程列出状态表如表所示。 n0110n0 00 11 01 10 11 00 00 00010画出状态图如图所示。由此可见图示电路为同步三进制加法计数器，以 Z 为进位输出，具有自启动功能。6、试分析图 11 所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态图，说明电路能否自启动。解：图所示为摩尔型同步时序逻辑电路。由电路图，可写出驱动方程 nnQD121将驱动方程代入 D 触发器的特性方程 ，Dn1得到电路的状态方程nnn 121由电路图，可写出电路的输出方程Z2根据状态方程和输出方程列出状态表如表所示。 图 11nQ1212nZ0

28、00 11 01 10 11 00 01 00010画出状态图如图所示。由此可见图示电路为同步三进制加法计数器，以 Z 为进位输出，具有自启动功能。八、设计题1、用与非门设计一个组合逻辑电路，其输入是 4 位二进制数，当该数大于等于 1010 时输出为 1，否则输出为0。解：输入 4 位二进制数用 B3、B 2、B 1、B 0 表示，输出信号用 Y 表示，根据题意，直接画出卡诺图，如图12（a ）所示，合并最小项，化简卡诺图得输出函数最简与非式132132 BY画电路逻辑图如图 12( b ）所示00 /0/01011/1 /0Q1Q0/Z0100 /0/010 11/1 /0Q2Q1/Z01

29、FF1CP& ZQ21DC1 Q2&Q11DC1 Q2FF2- 10 -图 122、在有原变量输入，又有反变量输入条件下，用与非门设计实现逻辑函数 的组合54210,mC,BAF逻辑电路。解：、将逻辑函数填入卡诺图中，如右图所示、进行化简得到：CABF、变换 F 的逻辑表达式： CAB、画出逻辑电路图如图 13 所示。图 133、设计一个 FX 21 的组合逻辑电路，其中 XX 1 X0 为二进制数。要求列出真值表，并用最少的与非门实现之。解：2 位二进制数 X 的最大值为 3，所以 FX 21 的最大值为 10，因此 F 为 4 位二进制数，令 FF 3F2F1F0。按题意列真值表如下表所示。X FX1 X0 F3 F2 F1 F00 00 11 01 10 0 0 10 0 1 00 1 0 11 0 1 0根据真值表可得：图 14逻辑电路图如图 14 所示。ABC000 01 11 101 1 101 1 0 01AF&BC&01010010123XXF &X0X1 F3F2F1F011 1& 11