基于FPGA的DDS信号发生器设计【开题报告+文献综述+毕业设计】.Doc

1、1毕业设计开题报告电子信息科学与技术基于FPGA的DDS信号发生器设计一、选题的背景与意义1971年，美国学者JTIERNEY等人撰写的“ADIGITALFREQUENCYSYNTHESIZER“一文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新合成原理。限于当时的技术和器件生产，它的性能指标无法与已有的技术相比，故未受到重视。之后的一年间，微电子技术有了飞速的发展，直接数字频率合成器（即DDS）也得到了迅速的发展。一些传统的信号波形产生方法，如RC和LC振荡器或单片模拟集成函数发生器，尽管它们的电路实现比较简单，但产生的信号波形频率精度和稳定度并不是很理想，而使用锁相环技术，

2、频率精度有了很大的提高，但工艺相对比较复杂，分辨率也不高，频率变换和实现计算机程序控制也不方便。而这种DDS技术将先进的数字信号处理理论与方法引入信号合成领域，实现了合成信号的频率转换和频率准确度之间的统一。它具有相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、输出波形灵活、可编程、全数字化、控制灵活、体积小、易于集成、功耗低等优越的性能特点，击败其他频率合成技术脱颖而出，成为了现代频率合成技术的佼佼者。现如今性能优良的DDS产品不断推出，它们集可编程DDS系统、高性能DAC及高速比较器等于一身，能实现多种功能，被广泛应用于跳频通信、雷达、导航、电子侦察、干扰和反干扰等电子技术领域，具

3、有极高的研究价值。二、研究的基本内容与拟解决的主要问题研究的基本内容DDS信号发生器由参考时钟、相位累加器（累加器、相位寄存器）、波形存储器（波形查找表）、DA转换器和模拟低通滤波器组成。2（1）参考时钟参考时钟是电路的工作时钟由开发板上的晶振（约50MHZ）提供。（2）相位累加器DDS系统的核心部分为相位累加器，其主要负责DDS实现原理中的相位累加功能的完成。如果累加器的位数大，这样才能使DDS的优越性充分发挥出来，通常DDS的输出频率可由频率控制字K控制，其设定可根据需要进行。（3）波形查找表查找表是该电路的核心，查找表主要负责相位序列（相位码）向幅度序列（幅度码）的转换。在本次设计中，查

4、找表可以通过用ROM来构造。如果ROM的地址为相位码，就只要将相应的幅度码存储在该地址中以作为数据，ROM就可以通过相位码进行寻址。（4）D/A转换器与模拟低通滤波器将幅度码转变成模拟信号是D/A转换器和模拟低通滤波器最主要作用。由于D/A转换器输出是一种阶梯波，需通过模拟低通滤波器的作用，才能将其低频成分取出。拟解决的主要问题（1）用QUARTUSII软件编程实现相位累加器、波形查找表的功能，并连接好模拟电路进行仿真验证。（2）实验中若资源不够时，利用单片机8051F330实现辅助功能。（3）实验中提供的D/A转换器转码速率可能跟不上实验要求，将寻找一块转码速率更好的来实现。三、研究的方法与

5、技术路线明确课题原理、目标和要求，查阅并学习研究中外有关基于FPGA的DDS信3号发生器设计实现的文献。根据有关文献及个人的思考用QUARTUSII软件编程实现相位累加器、波形查找表的功能，并连接好模拟电路进行仿真验证，最后以ALTERAFPGA器件FLEX10K10LC84为系统核心，利用现成的器件手工焊接实现输出、显示、键盘等功能。为增强课题实验研究成果的说服力，分析研究问题的深度和力度，对实验的数据进行科学的统计和分析。在课题实现过程中也应经常与老师同学讨论从而完善课题设计。四、研究的总体安排与进度2010年12月1日20日查找文献资料，完成文献综述和开题报告，准备开题答辩。2011年1

6、月2月完成外文文献翻译，设计，编码，仿真实现。2011年3月4月用PROTEL画原理图，PCB图，焊接实现，调试。2011年5月书写论文，准备最后答辩。五、主要参考文献1姜田华实现直接数字频率合成器的三种技术方案J/OL沈阳单片机开发网20082谢亮基于FPGA的DDS实现的几种方式J科技广场20063周俊峰，陈涛基于FPGA的直接数字频率合成器的设计和实现J/OL电子零件城20024杨秀增基于FPGA和DDS信号源设计J/OL与非网20105汪勐，汪宁，宋晓东使用较少FPGA资源实现DDS的方法J微电子学与计算机2006，第23卷，第8期1811866潘松，黄继业，潘明EDA技术实用教程VE

7、RILOGHDL版M第四版北京科学出版社，20102152187LIONELCORDESSESDIRECTDIGITALSYNTHESISATOOLFORPERIODICWAVEGENERATIONPART1JIEEESIGNALPROCESSINGMAGAZINEJULY200450548LIONELCORDESSESDIRECTDIGITALSYNTHESISATOOLFORPERIODICWAVEGENERATIONPART2JIEEESIGNALPROCESSINGMAGAZINEJULY20041101179PAULOLEARY,FRANCOMALOBERTIADIRECTDIGIT

8、ALSYNTHESIZERWITHIMPROVEDSPECTRALPERORMANCEJIEEETRANSACTIONSONCOMMUNICATIONSJULY419911046104810GARYWKENT,NENGHAUNGSHENGAHIGHPURITY,HIGHSPEEDDIRECTDIGITALSYNTHESIZERJIEEEINTERNATIONALFREQUENCYCONTROLSYMPOSIUM19952072115毕业设计文献综述电子信息科学与技术基于FPGA的DDS信号发生器设计摘要讨论了DDS信号发生器的原理及性能特点，简单介绍了实现该技术的几种方式，以及几种方案的比较。

9、关键字直接数字频率合成器（DDS）；FPGA；0、引言传统的信号波形产生方法，如RC和LC振荡器或单片模拟集成函数发生器，尽管它们的电路实现比较简单，但产生的信号波形频率精度和稳定度并不是很理想，而使用锁相环技术，频率精度有了很大的提高，但工艺相对比较复杂，分辨率也不高，频率变换和实现计算机程序控制也不方便。随着电子技术的迅速发展，一种全新的信号合成技术，即直接数字频率合成技术，将先进的数字信号处理理论与方法引入信号合成领域，实现了合成信号的频率转换和频率准确度之间的统一。DDS以其优越的性能特点成为现代频率合成技术中的佼佼者，被广泛应用于跳频通信、雷达、导航、电子侦察、干扰和反干扰等电子技术

10、领域，具有很高的研究价值。1、DDS的原理及性能特点DDS是一种从相位概念出发直接合成所需波形的数字频率合成技术，主要通过查波形表实现。由所学过的奈奎斯特抽样定理可知，当抽样频率大于被抽样信号的最高频率2倍时，通过抽样得到的数字信号可以通过一个低通滤波器还原成原来的信号。DDS信号发生器主要由参考时钟、相位累加器、波形存储器、DA转换器和模拟低通滤波器组成（如图1）。图1DDS原理结构图6图2相位累加器由图1可知，在参考时钟FS的控制下，频率控制字K与相位寄存器的输出反馈经累加器完成加运算，并把计算结果寄存于相位寄存器，作为下一次加运算的一个输入值。而相位累加器输出高位数据作为波形存储器（即图

11、中的ROM表）的相位地址值，用于查找波形存储器中相对应单元的电压幅值，得到波形二进制编码。波形二进制编码再通过DA转换器，把数字信号转换成模拟信号。低通滤波器可进一步滤除模拟信号中的高频成分，使输出的模拟信号更平滑。在整个过程中，当相位累加器完成一次加运算并输出时，DDS系统就完成一个周期输出任务，所以DDS输出频率和频率分辨率为SNOFKF2输出频率NSOFF2频率分辨率式中，K为频率控制字；FS为参考时钟，N为相位累加器的位宽。DDS的性能优点（1）输出频率相对带宽较宽，实际可达40FC；（2）频率转换时间短，可达纳秒数量级；（3）频率分辨率极高，大多数DDS分辨率在1HZ数量级，许多小于

12、1MHZ；（4）相位变化连续；（5）输出波形灵活性好，可通过在波形存储器中存放不同波形数据就可实现任意波形的输出；（6）体积小，易于集成，功耗低；（7）易于程控，使用灵活。DDS的性能缺点（1）输出频带范围有限；（2）输出杂散大，由资料可知杂散来源有三个相位累加器舍位误差造成；幅度量化误差造成；D/A转换器非理想特性造成。2、实现DDS的2种方式21利用专用DDS芯片实现（1）使用高性能DDS单片电路实现随着电子技术的发展，现在有许多性能优良的DDS产品推出，如QUALCOMM、AD、SCITEG和STANFORD等公司。拿美国AD公司的AD9850来作简单介绍AD9850内部有可编程DDS系

13、统、高性能DAC及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器。32位频率控制字，在125MHZ时钟下，输出频率分辨率可达0029HZ。7（2）使用低频正弦波DDS单片电路实现MICROLINEAR公司的推出的低频可编程正弦波DDS单片电路ML2035生成的频率较低（025KHZ），一般用于一些需产生的工频和音频的场合。很适合需要低成本、高可靠性的低频正弦波信号的场合。22使用自主设计基于FPGA芯片的电路实现FPGA的大规模、高集成度、高可靠性、高速、可反复配置，以及拥有强大的智能开发软件，十分适合实现DDS技术。利用EDA开发软件，可完成设备输入、编译、器件适配、设计仿真、定时

14、分析、器件编程的所有过程。基于FPGA的DDS实现有4种方式（1）VHDL语言实现根据原理图，在QUARTUSII中建立顶层文件和底层模块文件，底层模块包括加法模块、寄存器模块、ROM查找表模块，波形初始化数据模块，对个模块编程实现功能，最后综合在一起。（2）原理图设计实现调用QUARTUSII中的LPM模块，进行仿真。（3）基于模块的实现根据将编程后的模块转换成模块符号，在顶层文件中调用模块符号和LPM模块，手动连接。（4）基于DSPBUILDER的实现把MATLAB/SIMULINK中的DSP系统设计转化为HDL文件，在QUARTUSII中实现到具体的器件中，也可以全部通过MATLAB/S

15、IMULINK界面实现设计综合、编译和下载，然后进行调试。由此看来主要有两种方式实现，即用基于FPGA的芯片与用专用DDS芯片。两种方式作比较可得（1）有的专用DDS芯片功能虽然比较多，但使用起来不方便，对于一些功能也没有需求，而利用FPGA则可以根据实际情况来编程实现各种比较复杂的功能，这一点比较实用、灵活。（2）对输出的信号质量来说，利用FPGA输出的信号质量虽然比利用专用DDS芯片合成的信号质量来的低，但其误差在允许范围内。（3）专用的DDS芯片价格比较高，而用FPGA设计的电路不需要多少成本。3、总结8本课题的参考文献大部分来源于电子期刊，以及一些外文文献。通过对这些文献的阅读、整理、

16、筛选，使我对DDS有了深入的了解，这对今后课题的制作十分关键，也让我的知识有了新的扩展，让我的自主学习能力有了进一步的提高。在这一过程中，遇到了许多困难，让我经历了磨练，使我成长，这是成功的开始，这次课题的设计也将成为我大学4年的总结。4、参考文献1姜田华实现直接数字频率合成器的三种技术方案J/OL沈阳单片机开发网20082谢亮基于FPGA的DDS实现的几种方式J科技广场20063周俊峰，陈涛基于FPGA的直接数字频率合成器的设计和实现J/OL电子零件城20024杨秀增基于FPGA和DDS信号源设计J/OL与非网20105汪勐，汪宁，宋晓东使用较少FPGA资源实现DDS的方法J微电子学与计算机

17、2006，第23卷，第8期1811866潘松，黄继业，潘明EDA技术实用教程VERILOGHDL版M第四版北京科学出版社，20102152187LIONELCORDESSESDIRECTDIGITALSYNTHESISATOOLFORPERIODICWAVEGENERATIONPART1JIEEESIGNALPROCESSINGMAGAZINEJULY200450548LIONELCORDESSESDIRECTDIGITALSYNTHESISATOOLFORPERIODICWAVEGENERATIONPART2JIEEESIGNALPROCESSINGMAGAZINEJULY200411011

18、79PAULOLEARY,FRANCOMALOBERTIADIRECTDIGITALSYNTHESIZERWITHIMPROVEDSPECTRALPERORMANCEJIEEETRANSACTIONSONCOMMUNICATIONSJULY19911046104810GARYWKENT,NENGHAUNGSHENGAHIGHPURITY,HIGHSPEEDDIRECTDIGITALSYNTHESIZERJIEEEINTERNATIONALFREQUENCYCONTROLSYMPOSIUM19952072119本科毕业设计（20届）基于FPGA的DDS信号发生器设计10摘要【摘要】本文实现了一个

19、基于FPGA（FIELDPROGRAMMABLEGATEARRAY，现场可编程逻辑门阵列）的DDS（DIRECTDIGITALFREQUENCYSYNTHESIZE,直接数字频率合成）信号发生器，能够产生频率、幅度可调的正弦波、方波、三角波、锯齿波、调频波、调幅波等波形。该信号发生器以ALTERACYCLONEII器件为核心。该信号发生器由QUARTUSII软件编程、仿真，实现FPGA设计核心部分，再由PROTEL软件画原理图、PCB图，然后制作PCB电路图，经过手工焊接，实现外围电路部分。该信号发生器使用5个按键控制输出波形切换、系统复位、频率控制和幅度控制，使用数码管作为显示部分，能显示波

20、形的频率、幅度、模式等。与传统的频率合成器相比，具有低成本，高分辨率，波形多样化等优点。【关键词】现场可编程逻辑门阵列；直接数字频率合成；PCB制版11ABSTRACT【ABSTRACT】THISPAPERIMPLEMENTSADDSDIRECTDIGITALFREQUENCYSYNTHESIZESIGNALGENERATORBASEDONFPGAFIELDPROGRAMMABLEGATECARRAYARCHITECTURETOPRODUCETHEFREQUENCYANDAMPLITUDEADJUSTABLESINEWAVE,SQUAREWAVE,TRIANGLEWAVE,SAWTOOTHWA

21、VES,FMWAVES,SUCHASWAVEAMPLITUDETHESIGNALGENERATORISBASEDONTHEDEVICECOREOFALTERACYCLONEIIIUSEPROGRAMMINGANDSIMULATIONTOREALIZETHECOREDESIGNCOMPONENTSOFFPGABYQUARTUSII,ANDTHENDRAWSCHEMATICANDPCBDIAGRAMFROMTHEPROTEL,ANDPRODUCEPCBCIRCUITBORDFORREALIZINGHARDWARECOMPONENTSTHESIGNALGENERATORHASFIVEBUTTONST

22、OCONTROLTHEOUTPUTWAVEFORMCONVERSION,RESET,FREQUENCY,AMPLITUDEITCANSHOWTHEFREQUENCY,AMPLITUDE,MODEVALUESBYTUBEASPARTOFADIGITALDISPLAYWITHTHETRADITIONALFREQUENCYSYNTHESIZERCOMPARED,DDSHASLOWCOST,HIGHRESOLUTION,WAVEFORMDIVERSITYANDSOON【KEYWORDS】FIELDPROGRAMMABLEGATEARRAY；DIRECTDIGITALFREQUENCYSYNTHESIZ

23、E；PCBDESIGN12目录摘要10目录121引言1411选题的背景与意义1412信号发生器概述14121信号发生器的发展状况14122信号发生器的种类15123DDS信号发生器的性能特点1613本课题的设计内容及目标162系统硬件介绍1721FPGA介绍17211FPGA开发板的资源20212FPGA开发板内部电路结构图203系统硬件设计2731系统总体硬件结构2732系统各个硬件模块电路设计27321FPGA核心电路27322D/A转换电路28323译码显示电路28324电源输入电路29325按键输入电路294系统软件设计3141系统总体软件结构3142部分模块程序设计34421相位累加

24、器模块34422波形输出控制模块34423ROM表模块34424幅度调节控制模块35425扩展波形选择控制模块35426按键控制模块355系统调试与测试3651系统整机说明3652系统测试37521测试仪器37522测试结果说明38523实验数据分析416总结44参考文献46致谢错误未定义书签。附录A系统原理图和PCB图47附录BFPGA的VERILOGHDL程序4813附录C波形ROM表（MIF文件）51141引言11选题的背景与意义1971年，美国学者JTIERNEY等人撰写的“ADIGITALFREQUENCYSYNTHESIZER“一文首次提出了以全数字技术，从相位概念出发直接合成所需

25、波形的一种新合成原理1，由于受到当时的技术和器件生产的局限性，它的性能指标达不到已有的技术水平，所以未受到重视。之后的一年间，微电子技术有了飞速的发展，直接数字频率合成器（即DDS）也得到了迅速的发展。与一些传统的信号波形产生方法相比，如RC和LC振荡器或单片模拟集成函数发生器2，它们的电路实现尽管相对比较简单，但产生的信号频率精度和稳定度并不理想，而使用锁相环技术2，它虽然大大提高了频率精度，但工艺相对复杂，分辨率也不高，频率变换和计算机程序控制十分不便。而这种DDS技术将先进的数字信号处理理论与方法引入信号合成领域10，实现了合成信号的频率转换和频率准确度之间的统一2，它具有有别于其它的信

26、号产生方法的优越性能特点，击败其他频率合成技术脱颖而出，成为了现代频率合成技术的佼佼者。现如今性能优良的DDS产品不断推出，它们集可编程DDS系统、高性能DAC及高速比较器等于一身，能实现多种功能，被广泛应用于信号处理、数字通信、电力电子5等领域领域，具有极高的研究价值。12信号发生器概述121信号发生器的发展状况信号发生器是一种能够产生标准信号和自定义信号，并且有高精度、高稳定性、易操控的电子仪器。信号发生器产生的信号具有相位连续性、频率稳定性等特点，不仅可以模拟各种信号，还可以对波形、幅值、频率、相位等进行控制，还可以与其它电子仪器连起来，组成一个系统。20世纪70年代前，信号发生器主要输

27、出有正弦波和脉冲波，要产生较复杂的信号需要采用比较复杂的电路结构。这时期有两个较突出的问题一是很难将频率调到一个固定值；二是不可调节脉冲的占空比。70年代后，由于微处理器的出现，可以采用微处理器、D/A、A/D转换器，硬件和软件来扩大发生器的功能，因而可以产生出更加复杂的波形。90年代末，出现了一些高性能、高价格的波形发生器，如HP公司推出的型号为HP770S15的信号模拟装置。之后，ANALOGIC公司推出了型号为DATA2020的多波形合成器7，LECROY公司推出了型号为9100的任意波形发生器7。到了如今的21世纪，随着微电子技术、集成电路技术的飞速发展，出现了许多工作频率可高达GHZ

28、的DDS芯片，与此同时也推动了信号发生器的快速发展。2003年，AGILENT的33220A能产生17种波形，最高频率有20M；2005年的N6030A能产生500MHZ频率，采样频率能达125GHZ。122信号发生器的种类凡是能够产生出测试信号的仪器，统称为信号源，也称为信号发生器，它被用于产生被测试电路所需特定参数的电测试信号。信号发生器是根据用户对其需要的波形的控制来产生信号的电子仪器。信号发生器主要给被测电路提供所需要的已知信号，即各种波形，然后用其它仪表测量所需要的参数。由此可见信号发生器在电子实验和测试处理中，并不测量任何参数，而是根据使用者的要求，仿真出各种波形，提供给被测电路，

29、以达到测试的需要。信号发生器有很多种分类方法，其中一种方法可分为混和信号发生器和逻辑信号发生器两种。其中混和信号发生器主要输出模拟波形，逻辑信号发生器输出数字码型。混和信号源又可分为函数信号发生器和任意波形/函数信号发生器，其中函数信号发生器输出标准波形，如正弦波、方波、三角波等，任意波形/函数信号发生器输出用户自定义的任意波形。逻辑信号发生器又可分为脉冲信号发生器和码型发生器，其中脉冲信号发生器驱动输出较小个数的的方波或脉冲波，码型发生器则生成许多通道的数字码型。如泰克生产的AFG3000系列就包括函数信号发生器、任意波形/函数信号发生器、脉冲信号发生器的功能。另外，信号发生器还可以按照输出

30、信号类型分类，如频率合成器、射频信号发生器、扫描信号发生器、脉冲信号发生器、噪声信号发生器等等。信号源也可以按照使用的频段分类，不同频段的信号源对应不同的应用领域。下面我将对函数信号发生器和任意波形/函数信号发生器做简要介绍1函数信号发生器函数发生器是使用最广的通用信号发生器，提供正弦波、锯齿波、方波、脉冲波等波形，有的还同时具有调制和扫描功能。函数波形发生器在设计上分为模拟式和数字合成式两种。由实际测试结果可知，数字合成式函数信号发生器（DDS信号发生器无论是频率、幅度还是信号的信噪比S/N均优于模拟式信号发生器，但DDS信号发生器中，数字电路与模拟电路之间的干扰始终难以有效克服，也造成在小

31、信号的输出上不如模拟式的函数信号发生16器，如今市场上的大部分函数信号发生器均为DDS信号发生器。2任意波形/函数信号发生器任意波形/函数信号发生器，是一种特殊的信号发生器，它不仅具有一般信号发生器的波形生成能力，而且可以仿真出实际电路测试中需要的任意波形。在我们的实际电路运行中，由于各种干扰和响应的存在，实际电路往往存在着各种缺陷信号和瞬变信号，如果在设计之初没有考虑这些情况，有时将会产生灾难性的后果。任意波形/函数信号发生器可以帮你仿真实际电路，对你的设计进行全面的测试。123DDS信号发生器的性能特点DDS的性能优点（1）输出频率带宽较宽，实际可达40FC；（2）频率转换时间短，可达纳秒

32、数量级；（3）频率分辨率极高，大多数DDS分辨率在1HZ数量级，许多小于1MHZ；（4）相位变化连续；（5）输出波形灵活，可通过在波形存储器中存放不同波形数据就可实现任意波形的输出11；（6）体积小，易于集成，功耗低；（7）易于程序控制，使用灵活。DDS的性能缺点（1）输出频带范围有限；（2）输出杂散大，由资料可知杂散来源有三个相位累加器舍位误差造成；幅度量化误差造成；D/A转换器非理想特性造成1。13本课题的设计内容及目标本课题将实现DDS信号发生器的基本的波形输出、按键控制、数据显示等功能。首先，用QUARTUSII软件编程实现相位累加器、波形查找表、波形输出控制、按键控制、译码输出显示控

33、制等功能，并连接好模拟电路进行仿真验证，然后，用PROTEL软件画电路原理图和PCB图，将PCB图转印到镀铜板上，再将镀铜板腐蚀、打孔，最后以ALTERACYCLONEIIFPGA器件EP2C5T144C8为系统核心，结合自制PCB板和手工焊接的周边器件，最终实现正弦波、方波、三角波、锯齿波、调频波、调幅波的波形输出，模式、输出值、幅度变换显示，按键控制的功能。172系统硬件介绍21FPGA介绍FPGA是英文FIELDPROGRAMMABLEGATEARRAY的缩写，即现场可编程逻辑门阵列，随着超大规模集成电路（VLSI）和计算机辅助设计（CAD）技术的发展8，在PAL、GAL、EPLD等可编

34、程逻辑器件的基础上进一步发展的成果。FPGA是专用集成电路的一种半定制电路，它不仅解决了定制电路不灵活的缺点，还克服了先前的可编程逻辑器件的逻辑门数量有限的问题。FPGA工作原理是采用了逻辑单元阵列LCA（LOGICCELLARRAY）的概念，内部包括可配置逻辑模块CLB（CONFIGURABLELOGICBLOCK）、输出输入模块IOB（INPUTOUTPUTBLOCK）和内部连线（INTERCONNECT）三个部分。使用者会根据需要通过可编程的连接将FPGA内部的逻辑块连起来，就能实现想要的功能。目前市场上主流的FPGA大部分采用基于SRAM工艺的查找表结构。由于这种FPGA芯片不具有非易

35、失特性，所以芯片断电后将失去芯片内的逻辑配置。每次使用都需要从外部导入配置。FPGA芯片内部结构主要有7各部分组成，如表21NO结构名称结构说明1可编程输入输出单元（IOB）可编程输入输出单元IOB简称I/O单元，它实现不同电路对输入输出信号的不同要求，是芯片与外界电路的接口。FPGA芯片内的I/O单元按组分类，每组都能够独立支持不同需求的I/O标准。编程输入输出单元要适合不同的电气标准和I/O物理特性只需进行软件配置即可。通过配置可以调整驱动电流的大小，也可以改变上、下拉电阻阻值大小。目前，I/O口的传输频率也越来越高，一些高性能的FPGA芯片通过DDR寄存器技术可以支持高达2GBPS的数据

36、传输速率。2可配置逻辑块（CLB）可配置逻辑块CLB是FPGA内的基本逻辑单元。根据FPGA器件的不同，可配置逻辑块的实际数量和特性也会不同，但是每个CLB都拥有一个可配置开关矩阵，18触发器、一些选型电路（如多路复用器等）和4、6个输入9组成这样一个矩阵。开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM。每个CLB模块不仅可以用于实现时序逻辑、组合逻辑，还可以配置为分布式ROM或分布式RAM。3数字时钟管理模块（DCM）大多数FPGA芯片都提供数字时钟管理。FPGA最大的制造厂商XILINX推出的最先进的FPGA芯片不仅提供数字时钟管理还拥有相位环路锁定。相位环路锁

37、定能够提供精确的时钟综合，实现过滤功能，降低抖动。4嵌入式块RAM（BRAM）大多数FPGA都具有内嵌入式块RAM，这不仅拓展了FPGA的应用范围，还提高了FPGA的灵活性。块RAM可被配置为单端口FIFO、RAM、双端口RAM9、内容地址存储器（CAM）等存储结构。单片块RAM的容量一般为18K比特，即深度为1024、位宽为18比特，用户可以根据需要改变其位宽和深度，但要遵守两个原则第一，容量最大不能大于18K比特；第二，位宽最大不能大过36比特。如果将多片块RAM级联起来组成一个更大的RAM，此时则只有芯片内块RAM的数量对其有局限性，不需受那两条原则约束。5丰富的布线资源布线资源连通FP

38、GA内部的所有单元，连线的工艺和长度是连线的驱动能力和传输速度快慢的决定因素。FPGA芯片内部有着丰富的布线资源，根据分布位置、长度、工艺、宽度的不同可划分为类第一类是分布式的布线资源，用于专有时钟、复位等控制信号线；第二类是长线资源，用于完成芯片BANK间的高速信号和第二全局时钟信号的布线；第三类是全局布线资源，用于芯片内部全局时钟和全局复位/置位的布线；第四类是短线资源，用于完成基本逻辑单元之间的逻辑互连和19布线。6底层内嵌功能单元内嵌功能模块主要指PLL（PHASELOCKEDLOOP锁相环）、DLL（DELAYLOCKEDLOOP延迟锁定换）、CPU和DSP9等软处理核（SOFTCO

39、RE）。如今越来越丰富的内嵌功能单元，使得FPGA芯片变成了系统级别的设计工具，使FPGA拥有了软硬件联合设计的能力，逐步向SOC平台过渡。7内嵌专用硬核FPGA处理能力强大的硬核（HARDCORE）等效于专用集成电路（ASIC）就是内嵌专用硬核是相对于底层嵌入的软核而言的。为了增强FPGA的性能，芯片生产商在芯片内部集成了一些专用的硬核。举例说明，需多高性能的FPGA芯片内部都集成了串并行收发器（SERDES），使得FPGA可以达到数十GBPS的收发速度，以此来使用通信总线，符符合接口标准；主流的FPGA芯片中都集成了专用乘法器来加快FPGA的乘法速度。表21FPGA芯片内部结构FPGA同传

40、统的可编程逻辑器件相比，有如下几个优点（1）由于集成电路制造工艺的迅速发展，单一芯片内部可以集成数以百万甚至千万记得晶体管，这使FPGA芯片能实现的功能大大增强；（2）由于FPGA内部嵌入式硬件资源的增加，使FPGA在信号处理、嵌入式系统设计等领域应用广泛；（3）FPGA芯片出厂前经过严格测试，设计者不需要承担投片风险，只需在自己的实验室里通过一些软件来完成芯片要实现的功能；（4）使用芯片者可以反复编程、修改FPGA芯片，能够实现多种多样的功能；如今，各大芯片制造商都相继推出利用先进特定工艺生产的高性能、多功能DDS专用芯片，这类DDS专用芯片内部数字信号抖动小，输出信号波形品质高。这些DDS

41、专用芯片虽然满足了电路设计的多种需求，但是DDS专用芯片的控制方式十分固定，在某些时候与系统要求有些许差距，这时候若采用高性能的FPGA器件来设计特定需要的DDS电路，将20是一个很好的途径。与用专用DDS芯片相比，用FPGA实现DDS信号发生器的优点（1）有的专用DDS芯片功能虽然比较多，但使用起来不方便，对于一些功能也没有需求，而利用FPGA则可以根据实际情况来编程实现各种比较复杂的功能，这一点比较实用、灵活。（2）对输出的信号质量来说，利用FPGA输出的信号质量虽然比利用专用DDS芯片合成的信号质量来的低，但其误差在允许范围内。（3）专用的DDS芯片价格比较高，而用FPGA设计的电路不需

42、要多少成本。211FPGA开发板的资源（1）开发板核心ALTERACYCLONEIIFPGA器件EP2C5T144C8（2）ADC20MSPS，8位并行ADC，TLC5510A；1MSPS，8位串行ADC，LTC11962B；（3）DAC100MSPS，10位并行DAC，THS5651；（4）8位数码管显示0F显示、7段；（5）按键输入8位，可配置为电平、16进制码、单脉冲模式；212FPGA开发板内部电路结构图1电源电路，如图21C13010UFC12910UFC13210UFC13110UFVIND27IN58199VVINVDD335VVIN34VOUT2GND1U11SPX1117M3

43、33VIN3GND1VOUT24U31SPX1117M350C3101UFC3201UFC3501UFC3401UF9VD30IN5819123J22CON321VDD33VDD12C7201UC6810NFC12410UFVIN1GND2EN3BYP4VOUT5U3SPX381912V图21FPGA电源电路图2时钟电路，如图22ONBOARDCLKR99100NC1GND2CLK3VCC4U550MVDD33C7301U图22FPGA的时钟电路图3DA部分电路，如图23D91D82D73D64D55D46D37D28D19D010NC11NC12NC13NC14SLP15EXLO16EXIO

44、17BIAS18CMP119AGND20IOUT221IOUT122CMP223AVDD24MOD25DGND26DVDD27CLK28U10THS565133VD5VC4001UC4101UC4201U5V12VR2427K12VR2100RR23100R32184U11ATHS4052567U11BTHS4052C4301UC4401UDAD0DAD1DAD2DAD3DAD4DAD5DAD6DAD7DAD8DAD9DACLKR2633KR27100RR2551KR18100RVR110KD21D32D43D54D65D76D87D98D109D1110VDD11REF12VOUT13GND

45、14PD15LD16WE17CS18D019D120U12TLV5619VREF2V5VDA2_VOUTEXLO5VEXLOEXIO123J1123J2EXIODA2_VOUT12EXTREF23INTREF23INTREF12V12EXTREFDA2_NWEDA2_NLDDA2_NPDDA2_D0DA2_D1DA2_D2DA2_D3DA2_D4DA2_D5DA2_D6DA2_D7DA2_D8DA2_D9DA2_D10DA2_D11DA2_NCSPORT411223344P3PORT4C6801UC8101U22图23FPGA的DA电路图4基准电压电路，如图245VR13620RR13422K

46、C14210UC12301UR12239KVREF4V123U33TL431R13547KVREF2VR13750KR13850K113322VR6200R图24FPGA的DA的基准电压电路图5FPGA核心板实物图，如图25图25FPGA核心板板实物图22DAC0832芯片和OP07单运放简介221DAC0832芯片DAC0832是8位分辨率的D/A转换集成芯片，与微处理器完全兼容。这个DA芯片因其23价格低廉、接口电路简单、转换控制容易等优点，在单片机应用系统中得到了广泛的应用。DAC0832由8位输入寄存器、8位DAC寄存器、8位D/A转换器及转换控制电路构成。如图26图26DAC0832

47、引脚和逻辑结构图DAC0832端口引脚说明，如表22引脚名引脚号引脚说明DI7DI0DI713DI34DI614DI25DI515DI16DI416DI078位数据输入线，TTL电平，有效时间应大于90NS否则寄存器的数据会出错ILE19数据锁存允许控制信号输入线，高电平有效CS1片选信号输入线（选通数据锁存器），低电平有效WR12数据锁存器写选通输入线，24负脉冲（脉宽应大于500NS）有效。由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据寄存器状态随输入数据线变化，LE1向负跳变时将输入数据锁存XFER17数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500NS

48、）有效IOUT111电流输出端1，其值随DAC寄存器的内容而变化IOUT212电流输出端2，其值与IOUT1值之和为一常数RFB9反馈信号输入线，改变RFB端外接电阻值可调整转换满量程精度VCC20电源输入端，VCC的范围为5V15VVREF8基准电压输入线，VREF的范围为10V10VAGND3模拟信号地DGND10数字信号地表22DAC0832端口引脚说明根据对DAC0832的数据寄存器和DAC寄存器的不同控制方式，DAC0832有三种工作方式（1）直通方式，（2）单缓冲方式，（3）双缓冲方式，这使得DAC0832适于各种电路的需要，所以这个芯片的应用很广泛。222OP07单运放芯片OP0

49、7单运放芯片是一个运算放大器集成电路，低噪声，非斩波稳零的双极性。由于OP07的输入失调电压非常低（对于OP07A最大输入失调电压为25V），所以OP07在很多应用场25合不需要额外的调零措施。OP07同时拥有较高的开环增益（对于OP07A开环增益为300V/MV）和较低的输入偏置电流（对于OP07A输入偏置电流为2NA）的特点，这种高开环增益、低失调的优越特性使得OP07适用于高增益的测量设备及放大传感器等方面。如图27图27OP07单运放引脚图223CD4511译码器和7输入数码管简介CD4511是一个用于驱动共阴极LED数码管显示器的BCD码七段码译码器。具有BCD转换、消隐、锁存控制和七段译码的特性，驱动功能的CMOS电路能提供较大的拉电流，可直接驱动LED显示器。CD451和LED数码管显示器引脚排列如上图所示，其中A1、A2、A3、A4为BCD码输入，A1为最低位。LT为灯测试端，高电平时，显示器正常显示；低电平时，显示器一直显示数码“8”，来检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，高电平时正常显示时。另外CD451具有拒绝伪码的特点，当输入数据超过十进制数91001时，显示字形也自行消隐。LE是锁存控制端，高电平时锁存，低电平时传输数据。AG是7段输出，可驱动共阴LED数码管。所谓共阴LED数码管是指7段L