一种超低温漂的带隙基准电压源.doc

1、1一种超低温漂的带隙基准电压源摘要：为提高带隙基准电压源的温度特性，采用 Buck 电压转移单元产生的正温度系数对 VBE 的负温度系数进行高阶曲率补偿.同时使用共源共栅结构（Cascode）提高电源抑制比（PSRR）.电路采用 0.5 m CMOS 工艺实现，在 5 V 电源电压下，基准输出电压为 996.72 mV，温度范围在-25125 时电路的温漂系数为 1.514 ppm/；当电源电压在2.55.5 V 变化时，电压调整率为 0.4 mV/V，PSRR 达到 59.35 dB. 关键词：带隙基准电压源；低温度系数；高阶补偿；集成电路 中图分类号：TN432 文献标识码：A An Ul

2、tra-low Temperature Coefficient Bandgap Voltage Reference QIU Yu-song， ZENG Yun， PU Ya-nan （College of Physics and Microelectronics Science，Hunan Univ，Changsha，Hunan 410082， China） Abstract： In order to improve the temperature characteristics of bandgap voltage reference， this paper took advantage o

3、f Bucks voltage transfer cell generating a positive temperature coefficient to provide a high-order curvature compensation of VBE. And Cascode structure was used to improve the power supply rejection ratio （PSRR）. The circuit was 2simulated in 0.5 m CMOS process. The output voltage of bandgap refere

4、nce is 996.72 mV under 5 V supply available， and a temperature coefficient of 1.514 ppm/ can be achieved over the temperature varying from -25 to 125 . The PSRR reaches 59.35 dB and an average line regulation reaches 0.4 mV/V when power supply changes from 2.5 to 5.5 V. Key words： bandgap voltage re

5、ference；low temperature coefficient；high-order compensation；integrated circuit 基准源在集成电路中的作用是提供准确的电压或电流，它是模拟集成电路的核心组成部分，而其中带隙基准电压源由于具有高电源抑制比及长期稳定等优点，而被广泛地应用在 A/D 和 D/A 转换器、低压差线性稳压器（LDO） 、高精度比较器、存储器等集成电路中.传统的带隙基准电路仅仅补偿了一阶温度项，而 VBE 的高阶项才是限制温度特性的关键因素1.因此，设计低温漂系数带隙基准源是十分必要的. 近年来，国内外提出了多种不同的高阶补偿技术来改善基准电路的

6、温度特性.Cao 等提出了利用动态基础泄漏补偿技术来进行高阶补偿，使基准电压在-40125 范围内温漂系数达到 15 ppm/2；Malcovati等利用双极晶体管电压差进行温度补偿，温漂系数在 080 内降至7.53，但该电路存在电阻回路，精度不高；Gong 等利用不同的电阻材料进行温度补偿，电路的温度变化范围大4，但产生的温漂系数高；而Leila Koushaeian 等使用电流镜和运算放大器来减小温漂，其温漂系数为 4.7 ppm/5. 3本文对传统的电流型求和基准源的原理和结构进行分析总结，通过采用 Buck 式电压转移单元6和与温度无关的电流对 VBE 进行高价补偿的方法，设计了一种

7、具有超低温漂系数的带隙基准源电路.同时使用一种有效的启动电路保证电路能正常启动，并且在输出端采用共源共栅结构，提高了电路的电源抑制比.该电路结构对负温度系数项的非线性部分进行了高阶补偿，达到了更低的温漂系数.仿真测试结果表明，输出基准电压为 996.72 mV，当温度在-25125 时，温漂系数为 1.514 ppm/；电源电压在 2.55.5 V 变化时，电压调整率为 0.4 mV/V，适合于高精度电路中的参考电压源. 1 一种超低温漂带隙基准源的设计 带隙基准源是将分别拥有负温度系数 VBE 和正温度系数 VBE 的电压按适当的权重相加，获得零温度系数的基准电压7.为了最大程度地降低带隙基

8、准电路的温漂系数，同时保证足够大的电源抑制比，本文设计了一种新型超低温漂的带隙基准源电路. 1.1 整体电路的设计 本设计基于传统带隙基准源工作原理，采用 Buck 电压转移单元产生的正温度系数对 VBE 的负温度系数进行高阶曲率补偿，整个带隙基准电路如图 1 所示. 图 1 中 Part 1 部分是电流求和型基准源，其将正温度系数和负温度系数两电流之和通过电流镜镜像到输出端，通过电阻分压得到基本与温度无关的基准电压8.运算放大器使电路处于深度负反馈状态，调整 R0的阻值使 Va 和 Vb 分别大于 0.6 V，利用 R1B1，R1B2 及 R1A1，R1A2 进4行分压，得出较小的电压 Vc

9、 和 Vd 作为运放的输入电平.其中 R1B1= R1A1， R1B2= R1A2，故 Va=Vb，Vc=Vd. M1 和 M2 管的宽长比一致，使得两支路流过的电流也相同，Part 1 中产生的带隙基准参考电压为： 式中：第 1 项为常数项，第 2 项为一阶项，第 3 项为高阶项.常数项是在温度为 0 K 时外推而得到的 PN 结二极管电压，VBE0 是发射结电压.T0 是参考温度， 是与工艺有关的常数. 的值与 Ic 的温度特性有关，当 Ic与温度成正比时，=1；当 Ic 与温度无关时，=0. 由式（2）可以得出：VBE 与温度并不是线性关系，一般的电路仅对其中的一次项进行了补偿，而与温度

10、有关的高阶项 TlnT 并没有得到补偿，从而导致电路的温度特性较差.所以为了减小输出电压的温度系数，就需要对 VBE 中的非线性项 TlnT 进行补偿. 图中 Part 2 部分产生与温度无关的电流，并将其注入到 Q5，Q1 管，Q5 与 Q1 的发射极面积相等.所以 Q1 的电流与 T 成正比，由式（2）可得VBE1-VBE5 为： 因此，V1 与 V5 的差值即为与非线性项 TlnT 成比例的电压. 图中 Part 3 部分即为 Buck 型电压转换单元，是整个带隙基准电路的核心部分，用来实现 Vref 的高精度曲率补偿.Buck 式转移单元电路主要由两个差分对构成，通过晶体管差分对管 M

11、3M4 可求出电压，再由电流镜 M5M6 管传送给差分对管 M1 和 M2.晶体管 M1M4 管均工作于饱和区，在忽略体效应与沟道长度调制效应时，可得到： 带隙基准电路通过调整电阻 R0，R1A1，R1A2 的大小，可对 VBE1 进行一阶线性补偿；而 VBE1 的高阶曲率补偿是由参数 A 和 G 实现的，只要5调整好参数 A 和 G 就可以消除高阶温度系数项 TlnT，从而获得理想的基准电压. 1.2 启动电路 在传统的带隙基准源电路中，存在电流为 0 的稳定状态，该状态是非正常工作状态，所以必须加入启动电路使其脱离该状态5.启动电路先为工作电路提供适当的启动电流，使整个电路正常启动后，启动

12、电路再自动关闭.从图 1 可以看出：启动电路由晶体管 M7M10 构成，且M7M9 是二极管连接方式.当电源接通后，M8 管工作在饱和区，M10 导通使节点 A 的电位上升，电路开始正常工作.当节点 A 的电位上升到使 M10管截止时，启动电路关闭，从而使得电路进入正常的工作状态. 1.3 运算放大器设计 运算放大器的性能对带隙基准源的性能参数有着十分重要的影响.为了保证运算放大器两端输入电压相等，并且尽可能地提高带隙基准电路的电源抑制比，放大器的增益应保证足够大10.运算放大器采用放大器级联结构，如图 2 所示，在提高增益的同时使电路能够产生较大的输出摆幅. 运算放大器的增益高低决定了电源抑

13、制比的大小.在 0.5 m CMOS工艺下使用 Cadence 工具对运算放大器电路进行仿真，得到其频率特性曲线如图 3 所示.由图可见：放大器的增益达到 79.46 dB，相位裕度为74.05，完全满足电路要求.放大器的输入对管采用 PMOS 保证运放工作在饱和区，并且在放大器两级输入之间加入补偿电阻和电容，以提高放大器的相位裕度和稳定性. 61.4 版图设计 带隙基准源是高精度的模拟电路，其版图设计对精度和匹配性要求很高，因此在设计中，电流镜，BJT，运算放大器以及电阻等都要做到匹配对称，布局布线也要尽可能合理.在双极型晶体管和电阻的周围添加虚拟器件，并将三极管并联组合在一起以达到版图匹配

14、.在放大器的版图设计中，采取中心对称结构可以降低工艺偏差.故最终设计的整体版图如图4 所示，面积为 300 m300 m. 2 仿真与测试的结果分析 对基准电路而言，温漂系数是其最重要的性能参数之一，温漂系数的大小直接决定电路性能的好坏.本设计基于 0.5 m 的 CMOS 工艺，采用 Cadence 中的 Spectre 软件进行模拟仿真，最后对其进行测试.当电源电压为 5 V 时，在-25125 温度 范围内对电路进行仿真与测试，结果如图 5 所示.由图可见：仿真曲线中电路的输出基准电压为 996.72 mV，在扫描范围内仅有 0.1 mV 的变化；而实际测试得到的输出基准电压为 996.

15、70.06 mV，与仿真结果相似.经补偿后的输出基准电压的温漂系数只有 1.514 ppm/，温度特性得到了很大的改善. 带隙基准电路的电源抑制比仿真与测试曲线如图 7 所示，其直流PSRR 为 59.35 dB.通过温度特性及电源特性的仿真与测试结果比较得出，虽然由于工艺的偏差导致测试与仿真结果存在些许差异，但电路设计完全满足电源控制芯片所要求的性能指标. 3 结 论 7本文设计并实现了一种温漂系数仅为 1.514 ppm/的带隙基准电压源.所设计的电路以 Buck 型转移单元电路作为基准电路的核心，将其产生的正温度系数对 VBE 的负温度系数进行高阶温度补偿，极大地改善了电路的温漂特性；同

16、时由于使用了 Cascode 结构，保证了高的电源抑制比.在 0.5 m CMOS 工艺条件下，运用 Spectre 工具仿真验证了电路的电源以及温度特性.测试结果显示：当温度在-25125 之间变化时，温漂系数仅为 1.514 ppm/.电源电压在 2.55.5 V 内变化时，电路的电压调整率仅为 0.4 mV/V，PSRR 为 59.35 dB，测试结果证明了所设计电路性能优良，可广泛应用于要求超低温漂系数的电路系统中. 参考文献 1 苑婷，巩文超，何乐年. 高精度、低温度系数带隙基准电压源的设计与实现J.电子与信息学报， 2009， 31（5）：1260-1264. YUAN Ting，

17、 GONG Wen-chao， HE Le-nian. Design and realization of a high precision low temperature coefficient bandgap voltage reference J. Journal of Electronics & Information Technology， 2009， 31（5）： 1260-1264.（In Chinese） 2 CAO Y， WOUTER D C， MICHIEL S， et al. A 4.5 MGy TID-tolerant CMOS bandgap reference ci

18、rcuit using a dynamic base leakage compensation technique J. IEEE Transactions on Nuclear Science， 2013， 60（4）：2819-2824. 3 MALCOVATI P， MALOBERTI F， FIOCCHI C， et al. 8Curvature-compensated BiCMOS bandgap with 1-V supply voltageJ.IEEE Journal of Solid-State Circuits，2001，36（7）：1076- 1081. 4 GONG Xi

19、ao-feng， LIU Min-jie， ZHOU Bin， et al. A novel wide temperature range bandgap reference C/Proceedings of 2012 IEEE 55th International Midwest Symposium on Circuits and Systems. New York： IEEE， 2012：506-509. 5 KOUSHAEIAN L， SKAIDAS S. A 65 nm CMOS low-power， low-voltage bandgap reference with using s

20、elf-biased composite cascode opamp C/ Proceedings of 2010 IEEE International Symposium on ISLPED. New York： IEEE， 2010：95-98. 6 BUCK A， MC DONALD C， LEWIS S， et al. A CMOS bandgap reference without resistors J. Journal of Solid-State Circuits， 2002， 37（1）：81-83. 7 RAZAVI B. Design of analog CMOS int

21、egrated circuitsM. Boston： McGraw-Hill， 2011： 381-390. 8 LEUNG K N， MOK P K T. A Sub-1-V 15-ppm/ CMOS bandgap voltage reference without requiring low threshold voltage device J. IEEE Journal of Solid-State Circuits， 2002， 37 （4）： 526-530. 9 TSIVIDIS Y. Accurate analyzes of temperature effects in IC-

22、VBE characteristics with application to bandgap reference 9sourcesJ. IEEE Journal Solid-State Circuits， 2001， 15 （6）：1076-1084. 10LI W G， YAO R H， GUO L F， et al. A low power CMOS bandgap voltage reference with enhanced power supply rejection C/Proceedings of IEEE 8th International Conference on ASIC. New York： IEEE， 2009：300-304.