一种电容电感测量仪的方案设计.doc

1、一种电容电感测量仪的方案设计摘要：本文主要介绍一种以 FPGA 为核心控制器的用于测量电容电感的测试仪系统方案，与传统电容电感测试仪相比，明显提高了测量值的精确度，希望通过本文的方案设计对加快电子产品的发展具有一定帮助。 关键词：电容电感，测量仪，设计 Abstract: This paper introduces a FPGA as the core controller for testing system of measuring method of capacitance and inductance, compared with the traditional capacitance

2、 and inductance tester, obviously improves the accuracy of measurement, hope that through this paper design to faster development of electronic products have some help. Keywords: capacitance and inductance, measuring instrument, design 中图分类号： S611 文献标识码：A 文章编号： 一、引言 目前国内外的电容电感测量仪，往往硬件设计庞大复杂，功能众多，操作复

3、杂且价格昂贵。本文正是应此发展需求，设计开发一种体积小可便携、测量精度高、操作简单但功能强大的电容电感测量仪。系统抛弃了传统的电桥法、谐振法，采用经典的伏安法，按照阻抗定义设计五端测量电路；由 FPGA 设计DDS 发生器，产生频率连续可调的正弦波信号作为测量激励源；数字式全波鉴相器有效去除各种谐波影响，相位分离后得到的分量被高精度高速 AD 采样后，经过一系列计算处理后，得到测量结果。 二、系统总体方案设计 系统总体设计方案如下图所示。系统架构采用 FPGAMCU 模式。系统首先由 FPGA 生成各种频率信号波形数据，送至外部高速 DAC 转换成模拟信号，经过幅度调整、低通滤波和功率放大，进

4、入前端测量电路；待测电抗元件放入五端连接器，接入测量电路，系统会分时通过差分电路取出压降，后通过双 AD603 级联组成的宽范围可编程增益放大器，调整到最佳幅值，送入相敏检波器的乘法 DAC 中，进行信号的相位分离；相敏检波器是双路同时工作，生成待处理信号在相差 90的两坐标轴上的投影分量，经过有源低通滤波器和电压抬升电路后，由最终的高速 ADC采样，进行数字积分与滤波算法后，计算得到测量结果和各种参数值。系统由单片机 At-mega64 来检测用户输入和结果显示输出，相应档位的快速自动选择与切换由 FPGA 完成。 三、系统硬件设计 基于此架构的电容电感测量仪硬件部分主要包括信号发生器、前端

5、测量电路、数字相敏检波器、A/D 转换器等组成。 3.1、信号发生器模块 设计要求信号频率范围为 20100kHz，且可以对频率进行步进调节设置。 传统的无源 RC运放或 LC 谐振回路都无法满足要求，故采用FGPA 实现 DDS 原理的设计方案。设计功能框图如下图所示。信号发生器模块硬件部分主要包括分频器、相位累加器、波形存储器、DA 转换、幅度调节、滤波电路和功率放大。本系统采用 Cyclone 系列的 FPGA 芯片EP4CE10E144。 在整个信号发生模块里，FPGA 内部分别设计这三个模块：数字分频器、相位累加器和波形存储 RAM 表。数字分频器将 FPGA 系统时钟分频为要求的频

6、率值，并控制相位累加器、寻址 RAM 表的对应波形数据，通过高速 DA 转换为模拟信号。其中，数字分频器接收来自外部输入 16 位分频数，并输出控制时钟信号到 RAM 表，相位累加器有一个控制命令输入端，用来控制整个波形发生。 本设计中，选用了 AD 公司的数模转换器 AD5424。它是一种高带宽、8 位并行接口的乘法 DAC，高达 10MHz 的带宽满足设计要求。将 FPGA 输出的数字信号接到 AD5424 的数据端口，Vref 接一片幅值调节 DAC 的输出，通过程序配置可将正弦信号在 05V 倍数范围内放大或衰减。其中的幅值调节 DAC 选用 AD 公司的 AD5314，它具有 10

7、位输出精度 ，四通道电压输出，剩余的三路输出将接到后续的程控放大部分的输入。 随后信号经过一高速运放设计的跟随器后，进入 LC 低通滤波器滤除高频杂波。为了在性能和电路复杂度均衡，本设计选用 7 阶巴特沃斯滤波器作为高速 DAC 输出滤波，其通带频率为 40MHz，最后由 LM7171 进行功率放大后，进入前端测量电路。其原理图如下图所示。 3.2、前端测量电路 该部分设计依据伏安法测量原理，待测阻抗元件为 Zx，参考元件为Zs，将它们串联组成基本电桥。测量时，激励正弦波信号由四端子中的HC 输入，流经 Zx 后由 LC 端子引到 Zs 参考阻抗元件，形成电流通路。为了提高测量精度，阻抗元件

8、Zs 共设置了10、100、1k、10k、100k 这几个档的标准电阻。 由于激励源是交流信号，换挡开关以及差分运放需要双电源供电，这里选用 NXP 公司的 74HC4051 作为标准量程电阻的换挡开关，量程电阻与待测电阻的切换开关则选用 MAXIM 公司的 DG411 模拟开关芯片。两级可编程增益放大器 AD603 通过软件控制，根据最终的采样数据反馈调节，最终将信号幅值限制为不大于 1V。根据测量控制信号，切换开关分时将Zx 或 Zs 上的矢量电压值取出，经差分放大和 AD603 进行幅值调整后，进入后面的 A/D 采样部分。 3.3、相敏检波器 元件参数测量的关键，就是分离出矢量电压的实

9、部和虚部，并测出向量模值大小，这部分工作由相敏检波器和 A/D 采样电路共同完成。传统相敏检波采用模拟开关方式，缺点是对信号中的奇次谐波无明显的衰减，精确度被降低。本设计采用全波乘法检波方式，用与信号同频的正弦波去与之相乘，这样可以无差别的同时排除信号中偶次谐波和奇次谐波影响，具有线性好、漂移小等特点，最大程度地提高测量精度。 这里选用两片 AD 公司的 AD5424，它是高带宽、四象限乘法型 DAC，由它们构成双路通道同时对检波信号进行两相位的分离。 为了相位基准信号和信号源信号频率的严格一致，FPGA 中的分频模块需要同时控制相位累加器和三个波形存储 RAM 表，以产生同步的写信号和各自对

10、应的数字信号数据输出。 相比激励信号发生模块，鉴相 RAM中共存储了初始相位分别为 0/90、180/270的两组正弦波数据，每组共有对应 8 位地址线的 256 个数据点，它们的寻址采用相同的地址线 A0 7，而波形的选择则由各自的两根根控制信号来完成。 3.4、A/D 采样电路 在传统电容电感测量仪设计中，一般采用双积分式 AD 转换器。因其原理是将输入电压转换成与平均值成正比的时间间隔，故对于采用模拟开关式相敏检波器来说比较合适，具有高精度、低价格、电路简单的优点。但缺点也很明显，为提高测量精度，积分电容体积大，预设档位多，转换速度慢，且随着时间推移因器件老化和温度变化导致时漂和温漂。因

11、此，在设计便携且采用数字鉴相器的电容电感仪器时，选用双积分 ADC则不太合适。 本设计选用 AD 公司的 AD9248 芯片，它是 14 位逐次逼近式模数转换芯片，其最高速度可达 65MSPS，允许 2Vpp 量程范围的信号输入，拥有2 个独立的输入通道，可满足同时对鉴相器相位分离后的分量进行高速采集要求。设计框图如下图所示。 鉴相后的相差为 90的两信号分量，首先经过二阶有源低通滤波器，滤除来自鉴相器引入的无用的交流分量。此时得到的信号为一与相位偏移量有关的直流分量，纹波 Vpp 大约为 5mV 到 10mV 之间。电平抬升电路选用一片高精度参考电压源 ADR3412，产生 1.2V 电压作

12、为信号的正向偏置电压，使信号幅值达到 AD9248 的输入量程范围之内。信号采样时，FPGA 将根据激励信号频率控制 AD9248 的采样速率，得到合适数量的样点数据来进行处理和计算测量结果。 四、结束语 实验证明，本文所设计的电容电感测量系统具有操作简便、自动测量、高精度和低成本的优点，因此具有较高的使用价值和良好的市场前景。 参考文献 1 韦炜.电容器和电感器交流参数测量方法的对比研究J.现代电子技术.2012(13) 2 何富运,罗晓曙.数字式电感电容测量仪的设计J.现代电子技术.2008(22) 3 刘军,李智.基于单片机的高精度电容电感测量仪J.国外电子测量技术.2007(06) 3 顾杰.RCL 数字测量仪校准方法探讨J.仪表技术.2009(06)