数字电子技术复习题.docx

1、数字电子技术复习题一、选择题1.与十进制数（53.5） 10 等值的数或代码为（ ）A.(11010011.0101)8421BCD B.(36.8)16 C.(110101.1)2 D.(55.4)82.在下列一组数中，数值与(10001001) 8421BCD 相等的数是( )A. (88)10 B. (1010111)2 C. (130)8 D. (59)16 3.下列逻辑等式中不成立的是（）AA+BC=（A+B） （A+C） B 1BAC D1B4.和逻辑式 相等的是( ) CA、ABC B、1+BC C、A D、 BCA5.在下列各组变量取值中，能使函数 F（A，B，C）=m(0.1

2、.2.4.6)的值为 1 的是（ ）A.110 B.101 C.011 D.1116.欲对全班 43 个学生以二进制代码编码表示，最少需要二进制码的位数是（ ）A、5 B、6 C、8 D、437.逻辑函数 Y= +A+B+C 的最简与或形式为（）A. 已是最简与或形式 B.0 C.1 D.A+B+C 8. 逻辑函数 Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为（ ）A.A+B+C B. A+B C. B+C D. B+AC9. 函数 F=A（AB）的结果是( )。A. B. C. D. ABBA10.在下列四个逻辑函数表达式中，哪个是最小项表达式（）A B. ),(Y CBA)C

3、,B(YC. D. Y(W,Q)=WQ+WCC11逻辑函数 F(A,B,C) = AB+B C+ 的最小项标准式为（ ）AA、F(A,B,C)=m(0,2,4) B、F(A,B,C)=m(1,5,6,7)C、F(A,B,C)=m (0,2,3,4) D、F(A,B,C)=m(3,4,6,7)12.在逻辑函数的卡诺图化简中，若被合并(画圈所包含) 的最小项个数越多，则说明化简后 ( )A乘积项个数越少 B实现该功能的门电路少 C该乘积项含因子少 D实现该功能的门电路越多13.已知逻辑变量 A、B、F 之间的关系用下图所示的电路图表示，则 F 与 A、B 的逻辑关系是( )。AB F A. F=A

4、B B. ABC. F=AB D. F=A+B14.表达式 A+BC 与下列哪个表达式是相等的( )A .A+B B.A+C C.(A+B)(A+C) D.B+C15. 四选一数据选择器的输出表达式 ，若用该)()()()( 0130120101 ADDF数据选择器实现 ,则 D0D3 的取值为( )1AFA.D0=D1=1，D2=D3=0 B.D0=D1=0，D2=D3=1 C.D0=D2=D3=D4=1 D.D0=0，D2=D3=D4=116. 83 线优先编码器（74LS148）中，8 条输入线 为 11010101 时，优先级最高为7I0I7线，最低为 I0线，则则输出 的逻辑电平是（

5、 ）2Y10A. 000 B. 010 C. 101 D. 11117. 下面哪种触发器的输出仅受 CLK 信号跳变前瞬间输入信号的影响（ ）A.主从 SR 触发器 B. 脉冲的 JK 触发器 C.电平触发的 JK 触发器 D. 边沿触发的 D 触发器18. 对一个确定的时序逻辑电路，下列哪一项不能确定（ ）A驱动方程 B.状态转换表 C. 初始状态 D. 有效状态个数19. 四个触发器组成的环行计数器最多有多少个有效状态（ ）A.4 B. 6 C. 8 D. 1620. M 进制计数器状态转换的特点是：设定初态后，每来几个计数脉冲 CP，计数器重新回到初态（ ）A M-1 B. M+1 C.

6、 M D. 2M21根据组成计数器的各触发器状态翻转的时间与 CP 的关系分类，计数器可分为哪两种( )A加法、减法及加减可逆 B.同步和异步 C. 二、十和 N 进制 D. 摩尔型和米里型 22.对一个确定的时序逻辑电路，下列哪一项不能确定（ ）A驱动方程 B.状态转换表 C. 初始状态 D. 有效状态个数23在同步工作条件下，JK 触发器的现态 Qn =1，要求 Qn+1 =1，则应使（ ）A. J=，K=0 B. J=0，K= C. J=1，K= D. J=K=124. 在同步工作条件下，JK 触发器的现态 Qn =0，要求 Qn+1 =0，则应使（ ）A. J=， K=0 B. J=0

7、，K= C. J=1，K= D. J=K=125. 同步时序逻辑电路下图所示，则次态方程 Qn+1为( ) A. B.nQAnA T Q & CP AC. D.nQAnQA26. 某计数器的状态转换图下图所示，其计数的容量为（ ）A 八 B. 五 C. 四 D. 三二、填空题1. 比较两个一位二进制数A和B，当A=B时输出F=1 ，则F的表达式是 。2.若一个三位十进制数 8421BCD 码是 100100100011, 则它的余3BCD码 。3. 将2013 个“1”同或起来得到的结果是 。4.将2013 个“1”异或起来得到的结果是 。5. 三态门的三种状态分别为：高电平、低电平和 。6.

8、 数字电路按照是否有记忆功能通常可分为哪两类 7. D触发器，当D与 相连时，转化为T触发器。8. 根据最小项的性质，任意两个不同的最小项之积应为 。9. 触发器接收输入信号之后的状态叫做 ，用 表示。n+1Q10. 由与非门构成的基本RS触发器若 = =1,则次态Q n+1= 。SR11. 设计一个8421BCD码加法计数器，至少需要_个触发器。12. 一个T触发器，在 T=1时，加上时钟脉冲，则触发器 。13.将 8421BCD码数10010111改为十六进制数是 。14. 加法器分为半加器和全加器，其中半加器的半加进位 的表达式是 。iC15.对于n个变量，构成最小项的个数为_。16.

9、函数 的反函数 是_。EDCBAFF17对于二进制译码器，如果输入变量的个数是4个，则输出变量的个数是 18. 如果用触发器构成五十九进制计数器,至少需要 个触发器。 19. JK触发器若J=K=1,则次态Q n+1=_ 20. JK 触发器有保持、清 0、置 1 和 四种工作状态。21. 同步RS触发器特性方程为 22. M片 N进制计数器串联后，最大计数容量为 。23.在工作速度要求较高时,在同步和异步计数器两者中，应选用 三、化简题1.用公式法将逻辑函数化简成为最简与或式： _CAB000 001 0100111001011101112.用公式法将逻辑函数化简成为最简与或式： BCACB

10、A_3. 用图形法将函数化简成为最简与或式： DY4. 用图形法将函数化简成为最简与或式： BCABDCA5. 用图形法将具有约束条件的函数化简成为最简与或式：F(A,B,C,D,)=m(1,2,4,12,14)+ d(5,6,7,8,9,10)6. 用图形法将具有约束条件的函数化简成为最简与或式：F(A,B,C,D,)=m(0,2,3,4,5,6,11,12)+ d(8,9,10,13,14,15)四、作图题1、画出触发器在如图所示输入信号作用下的工作波形。假定触发器的初始状态为0RSQQ& &RS2、设边沿 JK 触发器的初始状态为 0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入 J

11、、K 的波形图如下图，画出输出 Q 的波形图。3、画出触发器在如图所示输入信号作用下的工作波形。假定触发器的初始状态为0偃偃偃偃偃 QQCPC11D D S SD R RD CPDSDRDQQ五、分析题1分析如图所示的组合逻辑电路，写出输出 F 的最简“与或 “式，列出其真值表并指出电路的功能。ABY111112分析如图所示的组合逻辑电路，写出输出 F 的最简“与或 “式，列出其真值表并指出电路的功能。ABY1&3分析下图所示电路，画出状态转换图，并指出是几进制计数器。CP74290CP0Q0 Q1 Q2 Q3S9A S9B R0A R0BCP10 04分析下图所示电路，画出状态转换图，并指出

12、是几进制计数器。CP 74290CP0Q0 Q1 Q2 Q3S9A S9B R0A R0BCP10 05分析下图所示时序电路，画出状态转换图，并简述功CP1JC1FF01JC1FF11JC1FF2Q0 Q1 Q21K 1K 1K _11 1 1 Q26分析下图所示时序电路，画出状态转换图，并简述功 CP1DC1FF01DC1FF11DC1FF2Q0 Q1&1Q0 Q1Q2Q2六、设计题1. 用 3 线/8 线译码器 74138 和若干个与非门实现一个奇偶校验电路，要求当输入是奇数个 1 时，输出为 1，列出具体设计过程2. 用数据选择器 74153 和若干个门电路实现一个三变量多数选择电路，要

13、求当输入达到或超过 2 个 1 时，输出为 1，列出具体设计过程。O0D3 D2 D1 D0 A1 A0 STY74LS153o3.试用下降沿触发的边沿 JK 触发器设计一个同步时序电路，其要求如下图所示。的状态转换图为：2nQ10000 001 011100 110 111 4.试用下降沿触发的边沿 JK 触发器设计一个同步时序电路，其要求如下图所示。 nQ012000 001 011 100 101010/0/0/0 /0 /05.利用两片 74161 级联构成 100 进制计数器，写出分析步骤，画出相应电路连线图。Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB

14、STC STA 74LS138/174161Q0 Q1 Q2 Q3CTT LDCOCPCTPD0 D1 D2 D3 CR74161Q0 Q1 Q2 Q3CTT LDCOCPCTPD0 D1 D2 D3 CR6.利用两片 74161 级联构成 180 进制计数器，写出分析步骤，画出相应电路连线图。74161Q0 Q1 Q2 Q3CTT LDCOCPCTPD0 D1 D2 D3 CR74161Q0 Q1 Q2 Q3CTT LDCOCPCTPD0 D1 D2 D3 CR7.利用两片 74290 级联构成 60 进制计数器，写出分析步骤，画出相应电路连线图。74290CP1Q0 Q1 Q2 Q3S9A S9B R0A R0BCP074290CP1Q0 Q1 Q2 Q3S9A S9B R0A R0BCP0