微机原理第5章-习题答案-(修复的)1.doc

1、第 4 章 习题参考答案1. 按存储器在计算机中的作用，存储器可分为哪几类？简述其特点。答：存储器根据其在计算机系统中的作用分主存储器（内存） 、辅助存储器（外存）和高速缓冲存储器。主存储器用来存 CPU 可直接访问的程序和数据，其特点是速度高 容量较少、每位价格高。外存储器用于存放当前不活跃的程序和数据，其速度慢、容量大、每位价格低。高速缓冲存储器主要用于在两个不同工作速度的的部件之间起缓冲作用，如 CPU 和内存间，其存取速度要比内存高，当然容量较小。2. 什么是 RAM 和 ROM？RAM 和 ROM 各有什么特点？答：RAM 是随机存储器，指计算机可以随机地、个别地对各个存储单元进行访

2、问（读写），访问所需时间基本固定，同时其一般具有信息易失性，即当失去电源后，存储在 RAM中的信息全部丢失。ROM 是只读存储器，对其内容只能读，不能写入。它的内容一般是预先写入后不再随着计算机程序的运行而改变。ROM 通常用来存放固定不变的程序、汉字字型库及图形符号等，由于它和读写存储器分享存储器的同一个地址空间，故人属于主存储器的一部分。与 RAM 相比，其信息具有非易失性，即掉电后 ROM 中的信息仍会保留。3. 什么是多层次存储结构？它有什么作用？答：存储器的性能是计算机性能的最主要指标之一，其目标是大容量、高速度和低成本。因此，应该在系统结构的设计上扬长避短，采用多层存储结构构成一个

3、较为合理的存储系统。多层存储结构是一个金字塔的结构，距塔尖最近的（即与 CPU 越近）速度越快，容量越小，单位价格也较贵；距塔尖最远的容量较大，而速度较慢，单位价格也较便宜。其作用是获得最佳性价比。5.主存储器的主要技术指标有哪些？答：主存储器的主要技术指标有主存容量、存储器存取时间、存储周期和可靠性。6. 8086CPU 与存储器连接时要考虑哪几方面的因素？答：由于 8086 是 16 位 CPU，需要的数据线应该是 16 位，一般芯片是 8 位，就需要配对组成 16 位的数据；利用译码器产生片选信号。7. 若用 1K1 位的 RAM 芯片组成 16K8 位的存储器 需要多少片芯片在 CPU

4、 的地址线中有多少位参与片内寻址 多少位用做芯片组选择信号 答：每片 RAM 的容量是 1K1 位，要组成 1K8 位的存储器需要 8 片，所以共需要168=128 片。 CPU 的 A1A10 共 10 位参与片内寻址，其余可用于片选信号。8. 在 8086 系统中，若要从存储器奇地址体中读 1 个字节数据，列出存储器有关的控制信号和它们的有效逻辑电平信号。答： 高位字节有效信号，低电平； 读信号，高电平； 写信号，高电平；M/ 存储器/IO 访问信号，高电平。IO9. 在 8086 系统中，试用 4K8 位的 EPROM2732 和 2K8 位的静态 6116以及 74LS138 译码器，

5、构成一个 16KB 的 ROM（从 F0000H 开始）和 8KB的 RAM（从 C0000H 开始），设 CPU 工作于最小模式。试画出硬件连接图，写出 ROM 和 RAM 的地址范围。答：（1）芯片选择系统设计要求 ROM 扩充 16KB，由于芯片容量是 4K8 位的 2763，故需要 4 片。同理，RAM 需要 4 片 6116。（2）地址分配表根据选择的芯片进行地址分配，A0 单独列出，用于和 分别作为偶地址体和奇地址体的选择信号之一。由于芯片分别是 4KB 和 2KB，这样其片内寻址需要的地址线分别是 12 根和 11 根。因此，A12A1 作为片内寻址与 4KB 的 ROM 地址连

6、接；A11A1 作为片内寻址与 2KB 的 RAM 地址连接。这样，产生片选信号的地址就应该是 A19A13.根据题目要求，分配给 ROM 和 RAM 的地址分别从 F0000H 和 C0000H 开始，填写地址分配表为：表 9-1 地址分配表A19 A18 A17 A16 A15 A14 A13 A12 A11 A1 A01 1 1 1 0 0 0 0 0 0 0ROM0 1 1 1 1 0 0 0 1 1 1 11 1 1 1 0 0 1 0 0 0 0ROM1 1 1 1 1 0 0 1 1 1 1 11 1 0 0 0 0 0 0 0 0 0RAM0 1 1 0 0 0 0 0 0 1

7、 1 11 1 0 0 0 0 0 1 0 0 0RAM1 1 1 0 0 0 0 0 1 1 1 1（3）寻址范围ROM 的地址寻址范围是 F0000HF3FFFH，RAM 的地址寻址范围是C0000HC1FFFH。（4）连接信号A0 作为偶地址体选择信号， 作为奇地址体选择信号，A12A1 作为片内寻址地址用 A19A13 产生片选信号。由表 9-1 可知，在 A19A13 中，发生变化的地址有 A17，A16 和 A13。利用74LS138 译码器的功能，将 A17，A16 和 A13 作为 74LS138 的输入线，A19 ，A15 和A14 作为 74LS138 的控制线，再加上 M

8、/ 控制信号。IO（5）译码由于 74LS138 的输入是按 A17，A16 和 A13 的顺序连接到 C、B、A 输入端的，所以得到：A17 A16 A13C B A输出1 1 0ROM0 1 1 0 61 1 1ROM1 1 1 1 70 0 0RAM0 0 0 0 00 0 0RAM1 0 0 0 0122CBA 765432101713161514&1918（6）硬件连接图74LS138 连线图如上A12A1D15D8D7D0 BHE A0 BHE A0RDY6Y7A11 A0 D7 D0ROM0 低CS OE A11 A0 D7 D0ROM0 高CS OE A11 A0 D7 D0ROM1 高CS OE A11 A0 D7 D0ROM1 低CS OE A11A1D15D8D7D0 BHE A0 BHE A0RDWRY0A12A10 A0 D7 D0RAM0 低CS OE WR A10 A0 D7 D0RAM0 高CS OE WR A11 A0 D7 D0RAM1 高CS OE WR A10 A0 D7 D0RAM1 低CS OE WR