1、本科毕业设计（论文）任务书 电气工程及其自动化 基于 FPGA的数字频率设计 一、主要内容和基本要求 设计并制作一个 8 位数字频率计，主控部分要求用 FPGA 实现 。 系统总体指标及功能要求： （ 1）自我附加必要的外围设备拓展（如结果显示、必要调整等）。 （ 2）被测频率范围为 00000000 99999999Hz。 （ 3）能近似分析频率计的测频精度。 （ 4）综合研究输入灵敏度和频率稳定度温度特征等参数，并作必要的调试设置。 本设计要求完成数字频率计的软件设计和调试，并最终完成软硬件结合通过。 二、进度安排 毕业设 计期限：自 2010 年 10 月 15 至 2011年 4月 2
2、2日。 第一阶段（ 4 周）： 分析任务，收集资料，系统总体方案设计，完成开题报告、文献综述、外文翻译等。 第二阶段（ 4 周）：设计与写论文，包括软件程序设计和硬件电路调试等，撰写设计报告与论文。 第三阶段（ 2 周）：设计作品的继续完善，论文修改，毕业答辩准备等。 三、推荐文献资料 1 杨刚等电子系统设计与实践 M北京：电子工业出版社， 2003 年 8 月 . 2 常晓明 ， 李媛媛 .Verilog-HDL 工程实践入门 (附光盘 )M.北京： 北京航空航天大学出版社，2005 年 8 月 . 3 Stephen Brown,Zvonko Vranesic.Fundamentals of Digital Logic with Verilog Design(2nd Edition)M.New York:McGraw-Hill,2007,5. 4 任爱锋 .基于 FPGA 的嵌入式系统设计 M.西安： 西安电子科技大学出版社， 2004 年 10 月 . 5 美 Nigel P.Cook 著 ,施惠琼 ,李黎明 .实用数字电子技术 M.北京：清华大学出版社 , 2006 年 10 月 . 6 周润景 等 .基于 Quartus的 FPGA/CPLD 数字系统设计实例 M.北京：电子工业出版社，2007 年 8 月 .
