N阱CMOS.doc

1、微电子技术综合实践设计报告题目： N 阱 CMOS 芯片薄膜工艺设计 院系： 自动化学院电子工程系 专业班级： 学生学号： 学生姓名： 指导教师姓名： 成绩： 11题目一 ：n 阱 CMOS 芯片制作工艺设计一设计指标要求1. 特性指标要求：n 沟多晶硅栅 MOSFET：阈值电压 VTn=0.5V, 漏极饱和电流 IDsat1mA, 漏源饱和电压 VDsat3V，漏源击穿电压 BVDS=35V, 栅源击穿电压 BVGS20V, 跨导 gm2mS, 截止频率 fmax3GHz（迁移率 n 取 600cm2/Vs）p 沟多晶硅栅 MOSFET：阈值电压 VTp= -1V, 漏极饱和电流 IDsat

2、1mA, 漏源饱和电压 VDsat3V，漏源击穿电压 BVDS=35V, 栅源击穿电压 BVGS20V, 跨导 gm0.5mS, 截止频率 fmax1GHz（迁移率 p 取 220cm2/Vs） 2. 结构参数参考值：p 型硅衬底的电阻率为 50 cm； n 阱 CMOS 芯片的 n 阱掺杂后的方块电阻为 690/，结深为 56m；pMOS 管的源、漏区掺杂后的表面浓度 11020cm-3，结深为 0.30.5m；nMOS 管的源、漏区掺杂后的表面浓度 11020cm-3，结深为 0.30.5m；场氧化层厚度为 1m；垫氧化层厚度约为 600 ；栅氧化层厚度为 400 ；氮化硅膜厚约为 100

3、0 ；多晶硅栅厚度为 4000 5000 。二设计内容 1. MOS 管的器件特性参数设计计算；2. n 阱 CMOS 芯片制作的工艺实施方案（包括工艺流程、方法、条件、结果；分析光刻工艺，画出整套光刻版示意图） ；3. 薄膜加工工艺参数计算：分析、设计实现场氧化、栅氧化、多晶硅栅层或掩蔽氧化膜等的工艺方法和工艺条件(给出具体温度、时间或流量、速度等)，并进行结深或掩蔽有效性的验证。223MOS 管的器件特性设计1、PMOS 管参数设计与计算：因为 ,其中， 6 ，oxBGStEVB610cmVVBGS20所以 （为便于计算取 400）362cmVBSoxt饱和电流： ，式中（V GS-VT）

4、V DS(sat)， 2()()2poxDGSTWCIsatL oxoxtC则 IDsat1mA 故可得宽长比：81075.cFCox 65.1LW由 可得宽长比： msVLVIgTGSOXGSDm 5.0)(p 7.865.1LWHzfTGSp12)(maxL24.3msfoxSSDTPtQVn(max)2|取 PMOS 衬底浓度为 查出功函数差与掺杂浓度的关系可知：DN31405c)ln(dnifeK 296.cqSTDSxNQ(max) 21n)4(DfsTeNx取 发现当 时； =0.23V, , Txd=1.1810 cm，A31405cmAfnVms285.04-= ， 符合要求,

5、 (max)SD29/4.CVTP0.又 可知 ,便于计算及工艺对称美观性，2LqNBVsASqNBADSs23.1故取 ， 2.5 =2.526=65 （同一 CMOS 上 ，所以PWnmpn5.233）n5.2WP2、NMOS 管参数设计与计算：由 得 （为便于计算取 400） ,oxBGStEV31062cmVBGS则oxoxtC 28-75.FCox得HzLfTGSn32)(maL0.又 ， 得msVWVIgTGSOXnGSD2)( 8924.1LW8924.1L再由 ， 式中（V GS-VT）V DS(sat)，ALCITGSOXDSAT1)(2n得 2349.W阈值电压 （取 SQ

6、=5 10q）msfnoxSSDTNtQV2)|(|(max)TASDdeQ(max) 21p)4(AfsTeNd)ln(ifpNeKVms.90-取 时， fp=0.365V，31609.cA此时 Txd=2.23 , (max)SDQ6.78 8-10，发现 符合要求 , 又 得VVP5.0. 2LqNBVsDSm5.1因此便于计算取 L=2 . 则 W=26四工艺流程分析441、衬底制备。由于 NMOS 管是直接在衬底上形成，所以为防止表面反型，掺杂浓度一般高于阈值电压所要求的浓度值，其后还要通过磷离子注入来调节。CMOS 器件对界面电荷特别敏感，衬底与二氧化硅的界面态应尽可能低，因此选

7、择晶向为的 P 型硅做衬底，电阻率约为 50CM。 2、初始氧化。为阱区的选择性刻蚀和随后的阱区深度注入做工艺准备。阱区掩蔽氧化介质层的厚度取决于注入和退火的掩蔽需要。这是 N 阱硅栅 CMOS 集成电路的制造工艺流程序列的第一次氧化。 3、阱区光刻。是该款 N 阱硅栅 CMOS 集成电路制造工艺流程序列的第一次光刻。若采用典型的常规湿法光刻SiO2衬底 P-Si55工艺，应该包括：涂胶，前烘，压板，曝光，显影，定影，坚膜，腐蚀。去胶等诸工序。阱区光刻的工艺要求是刻出 N 阱区注入参杂，完成 N 型阱区注入的窗口P-Si4、N 阱注入。是该 N 阱硅栅 COMS 集成电路制造工艺流程序列中的第

8、一次注入参杂。N 阱注入工艺环节的工艺要求是形成 N 阱区。P-siN-well5、剥离阱区氧化层。6、热生长二氧化硅缓冲层：消除 Si-Si3N4 界面间的应力，第二次氧化。7、LPCVD 制备 Si3N4 介质。综合 5.6.7 三个步骤如下图P-siN-wellSi3N4薄氧8、有源区光刻：即第二次光刻SiO266P-SiN-wellSi3N49、N 沟 MOS 管场区光刻。即第三次光刻，以光刻胶作为掩蔽层，刻蚀出 N 沟 MOS 管的场区注入窗口。10、P 沟 MOS 管场区 B+注入：第二次注入。P 沟 MOS 管场区 B+的注入首要目的是增强阱区上沿位置处的隔离效果。同时，场区注入

9、还具有以下附加作用：A 场区的重掺杂注入客观上阻断了场区寄生 MOS 管的工作B 重掺杂场区是横向寄生期间失效而一直了闩锁效应：C 场区重掺杂将是局部的阱区电极接触表面的金半接触特性有所改善。综合 9，10 两个步骤如图光刻胶P-SiN-B+11、局部氧化：第三次氧化，生长场区氧化层。12、剥离 Si3N4 层及 SiO2 缓冲层。综合 11，,12 两个步骤如图P-SiN-7713、热氧化生长栅氧化层：第四次氧化。14、N 沟 MOS 管沟道区光刻：第四次光刻,以光刻胶做掩蔽层。15、N 沟 MOS 管沟道区注入：第四次注入，该过程要求调解 N 沟 MOS 管的开启电压。综合 13,14,1

10、5 三个步骤如图P-SiN-P+16、生长多晶硅。17、刻蚀多晶硅栅：第五次光刻，形成 N沟 MOS 管和 P 沟 MOS 管的多晶硅栅欧姆接触层及电路中所需要的多晶硅电阻区。综合 16,17 两个步骤如图多晶硅P-SiN-18、涂覆光刻胶。19、刻蚀 P 沟 MOS 管区域的胶膜：第六次光刻20、注入参杂 P 沟 MOS 管区域：第五次注入，形成 CMOS 管的源区和漏区。综合 18.19.20 三个步骤如图88PSGP-SiP+ N-+P-SiN-B21、涂覆光刻胶。22、刻蚀 N 沟 MOS 管区域的胶膜：第七次光刻23、注入参杂 N 沟 MOS 管区域：第六次注入，形成 N 沟 MOS 管的源区和漏区。24、生长磷硅玻璃PSG。综合 21.22.23.24 四个步骤如图光刻胶P-SiN-B+25、引线孔光刻：第八次光刻，如图N-N-N-B+B+99PSGP-SiP+N 阱B+ B+26、真空蒸铝。27、铝电极反刻：第九次光刻综合 26.27 两个步骤如图PSGP-SiP+VDDIN OUTPNSDDSAl至此典型的 N 阱硅栅 CMOS 反相器单元的管芯制造工艺流程就完成了。N- N-P+P+B+B+N 阱