数电考试答案3[1].doc

1、试题3 答案 一. 填空题(10) 1 一个触发器有 Q 和 Q 两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。 2 我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数 的 与或 表达式，也可表示为逻辑函数的 或与 表达式。3计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为 计数 器，当对周期性的规则脉冲计数时，称为 定时 器。 4当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个 ASCII 码， 这个 ASCII 码的值为 33H 。 5在 5V 供电的数字系统

2、里，所谓的高电平并不是一定是 5V，而是有一个电压范围， 我们把这个电压范围称为 高电平噪声 容限；同样所谓的低电平并不是一定是 0V ，而也是有一个电压范围，我们把这个电压范围称为 低电平噪声 容限。 二. 选择题(10) 1在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器 件）必须具有 b 结构，否则会产生数据冲突。 a. 集电极开路； b. 三态门； c. 灌电流； d. 拉电流 2TTL 集成电路采用的是 b 控制，其功率损耗比较大；而 MOS 集成电路采 用的是 a 控制，其功率损耗比较小。 a. 电压； b. 电流； c. 灌电流； d. 拉电流 3 欲将二

3、进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选 用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公 共数据线上选用 c ，欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。 a. 编码器； b. 译码器； c. 多路选择器；d. 数值比较器； e. 加法器； f. 触发器； . 计数器； h. 寄存器 4 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示 逻辑上的相邻。a. 二进制码； b. 循环码； c. ASCII 码； d. 十进制码 5 根据最小项与最大项的性质，任意两个不同的最小项之积为 0 ，任意两个不同 的最大项

4、之和为 1 。 a. 不确定； b. 0 ； c. 1 三. 简答题(50) 1分别写出（或画出）JK 、D、T 和 T 四个触发器的特征方程、真值表和状态转换图。 2请分别完成下面逻辑函数的化简。 1). ) DE C B A ( * ) E D )( C B A ( F 答：原式 ) DE C B A ( * ) E D ( ) C B A ( ) DE ) C B A ( * ) DE ) C B A ( ( ) C B A ( ) C B A ( ( DE DE ) C B A ( ) C B A ( DE 2). ) EH D B A )( B A )( C A )( C B A (

5、 F 答：原式的对偶式为：) H E ( ABD AB AC C AB F ) H E ( BD B C C B ( A =A ) H E ( BD B B C A A ) A ( ) F ( 原 原 3请分别说明 A/D 与 D/A 转换器的作用，说明它们的主要技术指标，并进一步说明在 什么情况下必须在 A/D 转换器前加采样保持电路。 答：A/D 与 D/A 转换器分别能够将模拟量转换成数字量与数字量转换成模拟量，通过这 样的转换电路，能够将模拟系统和数字系统联系起来，实现对模拟系统的检测、监 视和控制。A/D 与 D/A 转换器的主要技术指标分别为转换进度和转换时间。因为 A/D 转换需

6、要一定的时间，当在这段时间里，被转换的信号发生改变，将使转换结 果不准确，必须将要转换时刻的模拟量保持下来，确保转换期间该值的稳定。A B C 1 1 1 1 Y1 Y2 F1 F3 F2 F4 F5 F6 4分析下图所示电路的逻辑功能（写出表达式，列真值表描述功能） 。 答：列出其中间函数。 ， ， ， ， ABC = F 1 C + B + A = F 2 AB = F 3 AC = F 4 ， BC = F 5 C) + B + (A F5) + F4 + (F3 = F2 X2 = F 6 得 ) C + B + A ( AC + BC + AB + ABC = F + F = y 6

7、 1 1 BC + AC + AB = y 2 （2）列出真值表 A B C Y 1 Y 2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 (3) 逻辑功能 输出为 Y1 的电路的逻辑功能是电路实现了输入奇数个有效时输出是为 1 即全加器的 Si 。 输出为 Y2 的电路的逻辑功能是电路实现了输入的两个或两个以上有效时输出为了， 即全加器的 Ci 。Y C1 1J 1K Q F 1 C1 1J 1K Q F 2 C1 1J 1K Q F 3 & CP & 1 5请分析并回答下图的时

8、序逻辑电路的功能。 答：1）根据图可写出电路的驱动方程： 2） 将驱动方程代入 JK 触发器的特征方程 Qn+1=JQn + KQn 中，得状态 方程为：Q 1 n+1 =Q 2 Q 3Q 1Q 2 n+1 =Q 1Q 2+ Q 1 Q 3Q 2Q 3 n+1 =Q 1 Q 2 Q 3+ Q 2 Q 3 3） 写出输出方程为：Y=Q2Q3 4） 每经过七个时钟触发脉冲以后输出端 Y 从 高电平跳变为低电平，且电路的状态循环一 次。 所以此电路具有对时钟信号进行计数的功能， 且计数容量等于七，称为七进制计数器。 四. 分析设计题(30) 1请用与非门组成全加器，画出逻辑图。 解： （1）列出真值

9、表。 根据题意，要实现全加器功能，所以其输入变量应含有两个相加 位 Ai，Bi 和低位来的进位 Ci-1。 其输出应含有位的相加结果 Si 与本次相加是否向高位的 进位 Ci。 由此，画出输入输出关 系如下图 （2）写出逻辑表达式。 1 i i i 1 i i i 1 i i i 1 i i i i 1 i i i 1 i i i 1 i i i 1 i i i i C B A + C B A + C B A + C B A = C C B A + C B A + C B A + C B A = S 全 加 器 A i B i C i-1 S i C i 输 入 输 出 A i B i C i

10、-1 S i C i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 1 1 1 1 J 1 =Q 2 n Q 3 n ，K 1 =1 J 2 =Q 1 n ，K 2 =Q 1 n Q 3 n J 3 =Q 1 n Q 2 n ，K 3 =Q 2 n J 1 =Q 2 n Q 3 n ，K 1 =1 J 2 =Q 1 n ，K 2 =Q 1 n Q 3 n J 3 =Q 1 n Q 2 n ，K 3 =Q 2 n 000 001 010 011 100 101 110 111 /0 /0 /0 /0

11、 /0 /0 /1 /1 Q 3 Q 2 Q 1（3）将逻辑函数化为与非门的形式。 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i 1 i i i i C B A C B A C B A C B A = C B A + C B A + C B A + C B A = C B A + C B A + C B A + C B A = C C B A C B A C B A C B A = C B A + C B A + C B A + C B A = C B A + C B A + C B A + C B A = S （4）根据上式, 画出逻辑电路图 2设计一个可控计数器，由 JK 触发器构成，如果输入控制线 X=1 ，则状 态按 000 、011 、110、000 变化，如果控制线 X=0 ，状态按 000、101 、100 、110、000 变化。