数电课设-设计并仿真自动打铃系统.doc

1、课 程 设 计 说 明 书共 14 页 第 1 页数子电子课程实验报告设计并仿真自动打铃系统课 程 设 计 说 明 书共 14 页 第 2 页目 录一、设计任务和基本要求3二、设计方案 3三、单元设计 7四、组装、调试、记录 12五、总逻辑图 12六、元器件清单 14七、改进设想 14课 程 设 计 说 明 书共 14 页 第 3 页电子技术课程设计正文一、课程设计任务和基本要求:1.设计任务采用中规模集成电路设计一个可以自动打铃的系统。2. 基本要求（1）具有显示小时和分钟的时钟功能。（2）具有自动打铃功能（在8：30、9：15、9：25、10：10、10：30、11：15、11：25、12

2、：10 等 8 个时刻打铃，铃响 30 秒） 。（3）当电路发生走时误差时，要求电路具有校时功能。（4）具有手动设置定时的功能。（5）结构简单。二、设计方案：1.方案一原理框图如 2.1 所示：此方案的设计思路是，用移位寄存器事先储存八个时间点，每个时间点为十六位二进制代码，这八个时间点可依次滚动循环输出。然后将输出的时间信号与时钟的小时和分钟信号用十六位比较器进行比较。当寄存器中输出的时间与时钟显示的时间正好吻合时，比较器输出相等的信号，启动蜂鸣器和指示灯。30 秒后，由 30 秒的特征值和比较器相等的信号共同控制寄存器的使能端，使之滚动，输出下一个时间点。以此课 程 设 计 说 明 书共

3、14 页 第 4 页循环，实现自动报时打铃的功能。 （详细原理见三、四、五、六部分）此方案可任意预置八个时间点，使用范围广。但器件相对较多，结构复杂。2.方案二原理框图如 2.2 所示：此方案的设计思路是，通过判断下一次打铃距上一次打铃的时间间隔来报时。这八个时间点的时间间隔依次是 45、10、45、20、45、10、45 分钟。用 45 进制、10 进制、20 进制计数器来控制响铃的间隔时间。它们的输出端接入四选一的数字选择器，数字选择器输出选中的计数器的信号。当计数器计到 45 分或 10 分或 20 分钟时开启响铃系统来报时。数字选择器的控制端用四个四位寄存器控制（如图 2.3） ，可事

4、先预置不同的时间间隔出现的次序。然后依次滚动输出所需的控制信号。首先将打铃的初始时间信号预置到比较器中，在寄存器中存入如表 2.4 所示代码。当时钟信号与预置的初始信号相同时，打铃，同时开启 45 进制计数器，计时。此时数字选择器的控制端为 00，输出 45 进制计数器输出的信号。当计时 45 分钟后，打铃，课 程 设 计 说 明 书共 14 页 第 5 页同时所有计数器重新计时。寄存器的使能端 S0S1=01 如图 2.5 所示，寄存器左滚动，输出下一个代码 01.数字选择器输出 10 进制计数器产生的信号。这样反复重复，当寄存器输出第七个信号也就是最后一个信号后滚动到 11，使能端 S0S

5、1=01，再次翻滚到00，重新循环。此方案所需元器件比方案一少，但只能间隔固定的时间打铃，且各部分间的级联较复杂。3.方案三：原理框图如图 2.6 所示此方案的设计思路是，用两个十六进制比较器将打铃的初始时间信号和终止时间信号分别与时钟信号做比较。当初始信号与时钟信号相等时打铃，同时开启 1000 进制计数器，开始计时，分别在计时 45，55，100，120，165，175，220 时用这些数字的特征值控制打铃。当最后一次打铃时，终止时间比较器控制计数器停止计时。两个比较器和计数器的连线图如图 2.7 所示课 程 设 计 说 明 书共 14 页 第 6 页图 2.7 方案三主要部件连线图图 2

6、.8 是初始时间为 8：30，终止时间为 12：10 分的计时状态。（a）（b）课 程 设 计 说 明 书共 14 页 第 7 页（c）（d）图 2.8 初始时间为 8：30，终止时间为 12.10 的计时状态图三、方案一单元设计:1.秒脉冲信号发生器秒脉冲信号发生器由 555 定时器构成，该信号源的参数计算：所以参数设为 Vs=5V，F=1Hz，R1=47k，R2=47k，C=10uf，Cf=10pf。用示波器观察发现，用 555 信号发生器输出的信号不是标准的数字信号，所以用74132N 的施密特触发器对信号进行整合后输出。如图 3.1 所示。课 程 设 计 说 明 书共 14 页 第 8

7、 页图 3.1 秒脉冲信号发生器2.时钟时钟的秒、分用 60 进制计数器计时，小时用 24 进制计数器计时。然后将三个计数器级联，分别译码显示，构成一个秒分时的数字时钟。计数器的 CP 由上述脉冲信号发生器提供，频率为 1 秒。1）60 进制计数器六十进制计数器由两片 74LS160 十进制计数器构成，采用整体置数法实现。如图 3.2所示。首先将两片计数器以并行方式连成一个一百进制的计数器，即个位的进位输出与十位的 ET、EP 相连。当十位片计数状态为 Q3Q2Q1Q0=0110、个位片计数状态为Q3Q2Q1Q0=0000 时，十位片 Q2Q1 经与门产生反馈清零信号，将两片 74LS190

8、同时置零，实现六十进制计数。课 程 设 计 说 明 书共 14 页 第 9 页图 3.2 六十进制计数器3）24 进制计数器二十四进制计数器由两片 74LS160 十进制计数器构成，采用整体置数法实现。如图 3.3 所示。首先将两片计数器以并行方式连成一个一百进制的计数器，当十位片计数状态为 Q3Q2Q1Q0=0010、个位片计数状态为 Q3Q2Q1Q0=0100 时，十位片 Q1、个位片Q2 经 G1 门产生反馈清零信号，将两片 74LS190 同时置零，实现二十四进制计数。课 程 设 计 说 明 书共 14 页 第 10 页图 3.3 二十四进制计数器3）译码显示电路所有计数器的译码显示均

9、采用 BCD-7 段译码器。如图 3.4 所示，最右端为低位图 3.4 七段译码器4）校时当时钟出现差错时，需要校时，即对时钟信号进行校正。校时系统采用单刀双掷开图 3.5 单刀双掷开关关实现，如图 3.5 所示。单刀接计数器的 ET、EP 端，双刀的一端接 1，另一端接下一位的进位信号。当拨到接 1 端时，计数器时钟按照给定的 CP 独立计时，实现校正。当拨到进位信号时，计数器只有在上位计数器进位时计数，实现计时功能。3.八个时间的寄存寄存器采用四位双向移位的 74LS194 寄存器。在电路运行之前，先将设置好的 8个固定设定时间置入移位寄存器当中如图 3.6 所示，在电路开始运行后，将数字

10、钟的时、分与预置的打铃时刻在比较器中进行比较。若电子钟的时、分与设定好的时间相等，则此时输出一个高电位，驱动蜂鸣器和灯。之后，寄存器的数字自动跳转到下一个时间，等待下一个打铃时刻与数字钟的吻合。首先控制 S0S1=11，寄存器置数，将事先设定好的数置入寄存器中，然后控制S0S1=00，寄存器处于保持状态，等待滚动信号的来临。当响铃信号和 30 秒的特征值信号来临时，S0S1=01，寄存器滚动到下一个时间点。S0S1 的控制如图 3.7 所示。AB 端为三十秒的特征值信号，此信号从 C 端输出，与D 端得响铃信号相与。然后与 S0S1 的共同控制端 E 相或。即控制端为 1 时，S0S1=11，置数；控制端为 0 时，S0S1=00，保持，此时若响铃三十秒，S0S1=01，滚动。J6Key = SpaceU25DCD_HEX