第10章 移位寄存器 (2011).doc

1、第 10章 移位寄存器本章大纲10.1 基本移位寄存器功能10.2 串行进入串行输出移位寄存器10.3 串行进入并行输出移位寄存器10.4 并行进入串行输出移位寄存器10.5 并行进入/ 并行输出移位寄存器10.6 双向移位寄存器10.7 移位寄存器计数器10.8 移位寄存器应用10.9 故障检测10.10 关联标注的逻辑符号10.11 CPLD简介10.12 数字系统应用本章学习目标 识别移位寄存器中数据运动的基本方式 解释串行进入串行输出、串行进入并行输出、并行进入串行输出和并行进入/并行输出移位寄存器是怎样运行的 描述双向移位寄存器怎样运行 确定约翰逊计数器的序列 设置环形计数器以产生指

2、定序列 从移位寄存器中构建环形计数器 使用移位寄存器作为时间延迟设备 使用移位寄存器来实现串行到并行数据的变换器 实现基本移位寄存器控制的键盘译码器 通过用已知的测试模式“运行”系统来对数字系统进行故障检测 解释关联标注的 ANSI/IEEE标准 91-1984移位寄存器 描述基本的 CPLD 在系统应用中使用移位寄存器 重要术语 寄存器 级 移位 载入 双向 CPLD 逻辑阵列块(LAB) 宏单元简介移位寄存器是紧密关联于数字计数器的序列逻辑电路的一种类型。寄存器主要用来存储数字数据并且一般不具有特征内部状态序列，而计数器则具有这样的序列。但是也有例外，我们将在 10.7节介绍它们。在本章中

3、，我们将学习移位寄存器的基本类型并展示几个应用。同时，我们还介绍了一种重要的故障检测方法。本章还介绍了复杂可编程逻辑设备(CPLD)。固定功能逻辑器件74HC164 74HC165 74HC174 74HC194 74HC195可编程逻辑器件MAX 7000 数字系统应用概述数字系统应用阐释了本章中的概念。我们介绍了一个控制建筑物中警报器的安全进入系统。该系统使用两种类型的寄存器以及前几章所介绍的其他类型的设备。该系统同时还含有一个存储器，其将是第 12章数字系统应用的重点。学习本章内容可访问 http:/ 基本移位寄存器功能移位寄存器由一组触发器组成，在数字系统中涉及数据存储和移位方面的应用

4、中是很重要的。寄存器和计数器不同，除了一些特别专业的应用之外，都没有特定的状态序列。一般来说，寄存器主要用来存储和移位外部数据源进入其中的数据（1 和 0） ，并且一般不具有特征内部状态序列。学完本节之后，你应当能够 解释触发器怎样存储一个数据位 定义移位寄存器的存储容量 定义寄存器的移位能力 寄存器可以由一个或者多个用以存储和移位数据的触发器组成。寄存器是一种具有两种基本功能的数字电路：数据存储和数据移动。寄存器的存储能力使其成为存储器设备类型。图 10.1阐释了这个概念，在 D触发器中存储 1或者 0。一个1应用于数据输入上，如图所示，同时应用一个时钟脉冲以通过置位触发器而存储这个 1。当

5、输入上的 1被移走之后，由于存储了 1，所以触发器还是保持在置位状态。应用相似的过程，通过复位触发器来存储 0，如图 10.1所示。图 10.1触发器作为存储元件寄存器的存储容量是它可以包含的数字数据的总位数（1 和 O） 。移位寄存器中的每一级（触发器）都表示存储容量中的一个位；所以，寄存器中的级数决定了它的存储容量。寄存器的移位能力允许寄存器内数据在级间运动，或者根据时钟脉冲的应用，进入或者离开寄存器。图 10.2阐释了移位寄存器中的数据类型。方块表示任意的 4位寄存器，而箭头指示数据运动的方向。(a)串行进入向右移位串行输出 (b)串行进入向左移位串行输出(c)并行进入串行输出 (d)串

6、行进入并行输出（e）并行进入并行输出 (f)循环右移 (g)循环左移图 10.2移位寄存器的基本数据运动（我们用 4个位做阐释。位按照箭头所指的方向移动）10.1节复习答案在本章最后。1一般来说，计数器和移位寄存器之间的区别是什么？2移位寄存器所执行的两个主要功能是什么？10.2串行进入串行输出移位寄存器串行进入串行输出移位寄存器顺序接收数据也就是说，单线上一次只有一个位。在输出上所产生的存储信息同样是串行形式。学完本节之后，你应当能够 解释数据位怎样顺序进入移位寄存器 描述数据位怎样在寄存器中移位 解释数据位怎样从移位寄存器中顺序输出 开发并分析串行进入串行输出寄存器的时序图让我们首先看看串

7、行进入典型移位寄存器的一系列数据。图 10.3展示了一个用 D触发器实现的 4位设备。利用 4个级，这个寄存器可以存储 4位数据。图 10.3串行进入串行输出移位寄存器计算机常识 在很多情况下，都需要清除计算机中的内部寄存器。例如，寄存器可能要在算术运算或者其他运算之前被清除。计算机中寄存器清除的一种方法是，使用软竹从寄存器中去除它本身所包含的内容。当然结果总是为 0。例如，执行这个运算的计算机指令是 SUB AL，AL。利用这个指令，名称为 AL的寄存器就被清除了。图 10.4阐释了 4个位 1010进入寄存器的情况，开始于最右边的位。寄存器初始时为清除。O 首先被置入数据输入线上，使得 F

8、F0的 D=0。当第一个脉冲被应用时，FF0 被复位，因此存储了 0。接下来是第二个位，也就是 1，被应用于数据输入上，使得 FF0的 D=1而 FF1的D=0，这是因为 FF1的 D输入连接于 输出。当第二个时钟脉冲发生时，数据输入上的0Q1就被移位到 FF0，使得 FF0被置位；并且 FF0中的 0被移位到 FF1中。第三个位，也就是 0，现在被置入数据输入线上，同时应用了一个时钟脉冲。这个 0进入 FF0，FF0 中存储的 1移位到 FF1中，而 FF1所存储的 O移位到 FF2中。最后一位，也就是 1，现在被应用于数据输入，同时应用了一个时钟脉冲。这次 1进入 FF0，而存储在 FF0

9、中的 0移位到 FF1中，存储在 FF1中的 1移位到 FF2，存储在 FF2中的 0移位到 FF3。这就完成了 4位串行进入移位寄存器的过程，它们可以被存储任意长的时间，只要触发器具有直流电源即可。 对于串行数据来说，一次转移一个位。图 10.4串行进入寄存器的 4位(1010)如果你想要得到寄存器输出的数据，数位就必须串行移出并在 输出离开，如图3Q10.5所示。在刚刚描述的数据进入运算中的 CLK4之后，最右边的位 0就会出现在 输出上。3时钟脉冲 CLK6将第三个位移位到输出，而 CLK7将第四个位移位到输出。注意，当原始的 4位数据移出时，可以同时移入更多的位。图中所示的全 0数据正

10、在被移入。图 10.5 4位数据(1010)被串行移出寄存器同时被全 0所取代示例 10.1对于指定的数据输入和时钟波形，展示图 10.6(a)中的 5位寄存器。假设该寄存器初始时被清除了（全 0） 。解：第一个数据位(1)在第一个时钟脉冲上进入寄存器，然后在其余数位进入和移位的时候，该数据位从左到右移位。在五个时钟脉冲之后，该寄存器含有 :10234Q参见图 10.6（b） 。图 10.6 （参考 F10-06文档进行核对）相关问题：如果该数据位反相的话，展示寄存器的状态。寄存器初始时被清除了。答案在本章最后。8位串行进入串行输出移位寄存器的传统逻辑方块符号如图 10.7所示。符号“SRG

11、8”表示具有 8位容量的移位寄存器(SRG)。图 10.7 8位串行进入串行输出移位寄存器的逻辑符号10.2节复习1为图 10.3中的移位寄存器开发逻辑图，使用 J-K触发器来取代 D触发器。2一个字节的数据串行进入 8位移位寄存器中，需要多少个时钟脉冲？10.3 串行进入并行输出移位寄存器在这种类型的寄存器中，数据位以 10.2节中所讨论的方式串行（最右边的位首先进入）进入。区别在于数据位从寄存器中取出的方式不同；在并行输出寄存器中，每一层的输出都是可用的。一旦数据被存储后，每个位都出现在它自己的输出线上，并且所有的位都可以同时使用，这和串行输出的逐位输出的基础不同。在学完本节之后，你应当能

12、够 解释数据位怎样并行从移位寄存器中输出 比较串行输出和并行输出 讨论 74HC164 8位移位寄存器 开发并分析串行讲入/并行输出寄存器的时序图图 10.8展示了一个 4位串行进入/并行输出移位寄存器以及它的逻辑方块符号。图 10.8 串行进入并行输出移位寄存器示例 10.2对于图 10.9(a)中的数据输入和时钟波形，展示该 4位寄存器(SRG4)的状态。该寄存器初始时全为 1。图 10.9解：该寄存器在 4个时钟脉冲之后，状态为 0110。参见图 10.9(b)。相关问题：如果数据输入在第四个时钟脉冲之后仍然是 0，那么在三个附加的时钟脉冲之后，该寄存器的状态是什么？8位串行进入并行输出

13、移位寄存器74HC164是具有串行进入？串行输出运算的 IC移位寄存器的一个示例。逻辑图如图10.10(a)所示，典型的逻辑方块符号如部分 (b)所示。注意这个设备具有两个门控串行输入A 和 B 和一个有效低电压的清除（ ）输入。并行输出为 到 。CLR0Q7(a)逻辑图(b)逻辑符号图 1O.10 74HC164 8位串行进入并行输出移位寄存器74HC164的一个样例时序图如图 10.11所示。注意输入 A上的串行输入数据在输入 B变为高电压之后，移位并穿过寄存器。图 10.11 74HC164的样例时序图10.3节复习1位序列 1101顺序进入（最右边的位首先进入）一个初始为清除的 4位并

14、行输出移位寄存器上。在两个时钟脉冲之后，Q 输出是什么？2串行进入并行输出寄存器可以用作串行进入并行输出寄存器吗？10.4 并行进入/串行输出移位寄存器对于具有并行数据输入的寄存器来说，数位同时进入位于并行线上的相应级上，而不是像串行数据输入那样逐位地进入一条线。一旦数据完全存储在了寄存器中，串行输出就和 10.2节中所描述的一样。在学完本节之后，你应当能够 解释数据数位怎样并行进入移位寄存器中 比较串行输入和并行输入 讨论 74HC165 8位并行载入移位寄存器 开发并分析并行进入，串行输出寄存器的时序图 对于并行数据来说，一次转移多个位图 10.12阐释了一个 4位并行输入串行输出移位寄存器和一个典型逻辑符号。注意有四条数据输入线 、 、 和 ，以及一个 SHIFT/ 输入，其允许 4位数D0123LOAD据并行进入寄存器中。当 SHIFT/ 为低电压时，门 G1到 G3被启动，允许每个数据LOAD位分别应用于相应触发器的 D输入上。当应用时钟脉冲时，D=1 的触发器将会置位，而 D=0的触发器将会复位，因此就同时存储了所有的 4个位。(a)逻辑图图 10.12 4并行进入串行输出移位寄存器（打开光盘中 FI0-12文件进行核对）