ImageVerifierCode 换一换
格式:DOC , 页数:7 ,大小:456KB ,
资源ID:3188748      下载积分:20 文钱
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,省得不是一点点
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.wenke99.com/d-3188748.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: QQ登录   微博登录 

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(时间约束.doc)为本站会员(hw****26)主动上传,文客久久仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知文客久久(发送邮件至hr@wenke99.com或直接QQ联系客服),我们立即给予删除!

时间约束.doc

1、QuartusII 中 Tsu/Tco 的约束方法2012年03月21日 11:08 来源:本站整理 作者:邓旭 我要评论(0)Tsu/Tco 在 Quartus II 的报告中有两种不同含义.1. 片内的 Tsu/Tco 是指前级触发器的 Tco 和后级触发器的 Tsu, 一般来说都是几百ps 级别的. 可以通过“List Paths”命令查看。这里的 Tsu/Tco 主要由器件工艺决定, 工作时在受到温度,电压的影响略有变化.(如下图所示)2. 管脚上的 Tsu/Tco 它是保证系统 Famx 重要的 Timing 元素(如下图示). 比如: 两个芯片之间工作在100MHZ, 因为100M

2、 的周期为10ns, (现忽略 PCB 走线的延迟), 如果某信号对 FPGA 来说是输入, 那么前级芯片的 Tco 加上 FPGA 的 Tsu 就不能够超过10ns. 如果某信号对于 FPGA 来说是输出,那么 FPGA 的 Tco 加上后级芯片的 Tsu 也不能够超过10ns. 只有这样,才能够保证片间通信正常。因此对 FPGA 的管脚进行适当的 Tco/Tsu 的时序约束,是至关重要的 Timing 设计技巧.管脚上的 Tsu/Tco 分为以下三个部分.1) IOE 走线的延迟 . 这个延迟在管脚的 Tsu/Tco 延迟中占有相当的比例,Altera 的器件为了降低 Tsu/Tco 在

3、IOE 上的延迟, 专门在 IOE 中设置了两种类型的触发器, 即 : Fast Input register(FPGA 的管脚为输入时,优化 Tsu), Fast Output Register(FPGA 的管脚为输出时,用于优化 Tco)2) 内部逻辑走线的延迟。在 Altera 的 FPGA 中, 由若干个基本资源 LE 构成一个 LAB,比如: Stratix Gx 是10 个 LE 组成一个 LAB. LAB 横向和纵向排列形成阵列. 在 FPGA 中,以 LAB 为基本单元, 根据走线长度的不同,分为 C4(表示横跨4 个 LAB 的走线资源),C8,C16,R4,R8,16,R2

4、4 等不同的走线资源,不同的器件支持不同的走线资源。3) 触发器的 Tsu/Tco 的需求,这里的 Tsu/Tco, 这是由器件工艺决定的,最小的Tsu/Tco 的要求. 在实际的工作环境中,受温度,电压的变化有微小的变化.前面提到:对 FPGA 的管脚进行适当的 Tco/Tsu 的时序约束,是至关重要的 Timing 设计技巧.关键是在出了问题的时候,怎么去解决?Quartus II 有四处可以对 Tsu/Tco 进行约束.1. 全局时序约束. 在 Quartus II 中执行 Assignments.Timing Setting 弹出如下界面.设计者可以根据系统 Fmax 的要求去约束 T

5、su/Tco.2. 执行 Assignments.Assignment Editor 命令,得到如下界面.设计者可以根据本设计的要求,对输入/输出管脚设置 Tsu/Tco 的约束;也可以约束内部触发器的 Tsu/Tco 的值。(如下图所示)3.执行 Assignments. Assignment Editor 命令,选择”All”或者”Logic Options” ,对管脚进行 Tsu/Tco 的约束.在”To” 选择对应的管脚 ,在 Assignment Name 中选择”Fast Input Register” 来约束 Tsu, 选择”Fast Output Register” 来约束 T

6、co. 这也是逻辑工程师通常说的: 为减少 Tsu/Tco 的值,放到 IOE 中.4. 修改布线后的底层电路. 执行 Processing.Compilation Report 命令. 在Resource Section.Input Pins/Output Pins 中选中对应的输入输出管脚(如下图所示).执行 Locate.Locate to Chip Editor 命令.得到如下界面.选中的管脚在 Chip Editor 中已经被 HighLight( 如上图所示). 双击 Highlight 的的管脚,得到下图界面.这里的参数就是该管脚在布线后所有的参数,并不是每个参数都可以修改.比如: 对LVDS 电平标准,Current Strength 就不能够修改等.对于 LVTTL 电平标准,Current Strength 就有2,4,8,16,24mA 可以修改.设计者可以根据设计的需求来 Enable 或者 Disable Fast Input Register/Fast Output Register 属性,可以修改输入管脚到逻辑阵列的延迟和输出管脚到逻辑阵列的延迟等.修改完成后,这时不能够再编程工程,只需要执行 Processing.Start.Start Assembler 更新编程 sof 文件和 pof 文件即可。

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。