计算机系统结构试题A.DOC

1、 计算机系统结构试题（ A） （计 02 级本科 2005 年 1 月） 班别 _ _姓名 _学号 _ _总分 _ 一、（ 20 分）选择题： 1、在计算机系统结构来看，机器语言程序员看到的机器属性是（ C ）。 A)计算机软件所要完成的功能 B)计算机硬件的全部组成 C)编程要用到的硬件知识 D)计算机各部件的硬件实现 2、对汇编语言程序员透 明的是（ A ）。 A)I/O 方式中的 DMA 访问方式 B)浮点运算 C)程序性中断 D)存取操作数 3、用循环表示 PM2-1的互连函数，应该是（ A ）。 A)（ 6 4 2 0）（ 7 5 3 1） B)（ 0 2 4 6）（ 1 3 5 7

2、） C)（ 0 1 2 3 4 5 6 7） D)（ 7 6 5 4 3 2 1 0） 4、在提高 CPU 性能的问题上，从系统结构角度，可以（ C ）。 P10 A)提高时钟频率 B)减少程序指令条数 C)减少每 条指令的时钟周期数 D)减少程序指令条数和减少每条指令的时钟周期数 5、能实现指令、程序、任务级并行的计算机系统属于（ D）。 A)SISD B)SIMD C)MISD D)MIMD 6、计算机系统结构不包括（ A ）。 P4 A)主存速度 B)机器工作状态 C)信息保护 D)数据表示 7、 “一次重叠 “中消除 “指令相关 “最好的方法是 (A)。 A)不准修改指令 B)设相关专

3、用通路 C)推后分析下条指令 D)推后执行下条指令 8、 重叠寄存器技术主要用于解决在 RISC 系统中因（ B ）而导致的问题。 P121 A)JMP 指令影响流水线 B)CALL 指令的现场保护 C)只有 LOAD 和 STORE 指令带来的访问存储器不便 D)存储器访问速度 10、推出系列机的新机器，不能更改的是（ A ）。 A)原有指令的寻址方式和操作码 B)系统的总线的组成 C)数据通路宽度 D)存储芯片的集成度 11、在流水机器中，全局性相关是指（ D）。 A)先写后读相关 B)先读后写相关 C)指令相 关 D)由转移指令引起的相关 12、下列说法不正确的是（ D）。 A)线性流水

4、线是单功能流水线 B)动态流水线是多功能流水线 C)静态流水线是多功能流水线 D)动态流水线只能是单功能流水线 13、结构不对称的静态互联网络是是（ A）。 A)线性阵列 B)环网 C)立方体网络 D)全连接网络 14、在系统结构设计中，提高软件功能实现的比例会（ C）。 A)提高解题速度 B)减少需要的存储容量 C)提高系统的灵活性 D)提高系统的性能价格比 15、多处理机主要实现的是（ B）。 P500 A)指令级并行 B)任务级并行 C)操作级并行 D)操作步骤的并行 16、虫蚀寻径以流水方式在各寻径器是顺序传送的是（ C ）。 A)消息 B)包 C)片 D)字节 17、 BSP 计算机

5、的并行处理机有 16 个处理单元，并行存储器的存储体个数为（ D ）。 P463 A)16 B)1 C)32 D)17 20、 ILLIAC 是一种（ C ）。 A)流水线处理机 B)指令重叠处理机 C)阵列处理机 D)多处理机 二、（ 10 分）判断题 ： 1、对计算机系统中经常使用的基本单元功能，宜于用软件来实现，这样可降低系统的成本。( F ) 2、由于 RISC 简化了指令系统，因此， RISC 上的目标程序比 CISC 上的目标程序要短一些，程序执行的时间就会少一些。（ F ） 3、流水线调度是看如何调度各任务进入流水线的时间，使单功能线性流水线有高的吞吐率和效率。（ T ） 4、无

6、论采用什么方法，只要消除流水线的瓶颈段，就能提高流水线的吞吐率和效率。 ( F ) 5、在满足 Cache 与主存的一致性方面，写回比写直达法好。（ F ） 6、在多处理机上，各个任务 的执行时间不同时，在个处理机总的运行时间均衡的前提下，取不均匀分配，让各处理机所分配的任务数要么尽量的多，要么尽量的少，这样，才可使总的运行时间减少。（ F ） 7、 Cache 组相联映象的块冲突概率比直接映象的高。（ F ） 8、要使线性流水线的实际吞吐率接近于理想的最大吞吐率，应将子过程数分得越多越好。（ F） 9、在系列机内可以将单总线改为双总线，以减少公共总线的使用冲突。 ( F ) 10、 0-15

7、 共 16 个处理单元用 Cube2单级互连网络互连，第 10 号处理单元将连到第 8 号处理单元。（ F ） 三、（ 10 分） 如果某计算机系统有 3 个部件可以改进，则这三个部件经改进后的加速比分别为： S1=30， S2=20， S3=10。 （ 1） 如果部件 1 和部件 2 改进前的执行时间占整个系统执行时间的比例都为 30%，那么，部件 3 改进前的执行时间占整个系统执行时间的比例为多少，才能使 3 个部件都改进后的整个系统的加速比 Sn 达到 10？ （ 2） 如果 3 个部件改进前执行时间占整个系统执行时间的比例分别为 30%、 30%和 20%，那么， 3 个部件都改进后系

8、统的加速比是多少？未改进部件执行时间在改进后的系统执行时间中占的比例是多少？ 四、（ 10 分） 一台模型机共有 7 条指令，各指令的使用频率分别为 35%， 25%， 20%， 10%，5%， 3%和 2%，有 8 个通用数据寄存器， 2 个变址寄存器。 （ 1）要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。 （ 2）设计 8 字长的寄存器 -寄存器型指令 3 条， 16 位字长的寄存器 -存储器型变址寻址方式指令 4 条，变址范围不小于 127。请设计指令格式，并给出各字段的长度和操作码的编码。 解： （ 1 ）要使得到的操作码长度最短，应采用 H uf f

9、man编码，构造 H uf f man 树如下：由此可以得到 7 条指令的编码分别如下：指令 出现的频率 编 码1 3 5 % 002 2 5 % 013 2 0 % 104 1 0 % 1 1 05 5% 1 1 1 06 3% 1 1 1 1 07 2% 1 1 1 1 1这样，采用 Huffman 编码法得到的操作码的平均长度为： H = 2 (0.35+0.25+0.20) + 3 0.10 + 4 0.05+ 5 (0.03 + 0.02) =1.6+0.3+0.2+0.25 =2.35 0.35 0.25 0.20 0.10 0.05 0.03 0.02 0.05 0.10 0.2

10、0 0.40 0.60 1.00 三条指令的操作码分别为 00 ， 01 ， 10设计 16 位字长的寄存器 -存储器型变址寻址方式指令如下：4 3 1 8（ 2 ）设计 8 位字长的寄存器 -寄存器型变址寻址方式指令如下，因为只有 8 个通用寄存器，所以寄存器地址需 3 位，操作码只有两位，设计格式如下：2 3 3操作码 OP 源寄存器 R1 目的寄存器 R2操作码 OP 通用寄存器 变址寄存器 偏移地址四条指令的操作码分别为 1 1 0 0 ， 1101 ， 1 1 1 0 ， 1 1 1 1五、（ 10 分） 在页式虚拟存储器中，一个程序由 P1 P6 共 6 个页面组成，系统分配给这个

11、程序的主存只有 4 个页面。在程序开始执行之前， P1 至 P4 已经装入主存。程序执行过程中依次访 问到的页面如下： P1， P2， P3， P4， P5， P3， P6， P5， P2， P1， P5， P2， P4，P1。采用 LRU 页面替换算法对这 4 页主存进行调度。 (1)画出主存页面替换和命中的情况表。 (2)计算两种页面替换算法的页命中率。 (3)假设每个数据平均被访问 10 次，采用 LRU 页面替换算法，为了使页面失效率小于 10-5，计算页面大小至少应该为多少？ 六、（ 10 分） 有一个 4 段流水线，如下图所示： S1 S2 S3 S4 其中，段 S1 和 S3 的

12、执行时间均为 200ns,段 S2 和 S4 的 执行时间均为 100ns。 （ 1）分别使用公式和时空图求连续流入 4 条指令的实际吞吐率和效率。 （ 2）若瓶颈段 S1 可使用细分方法改造，瓶颈段 S3 可使用并联方法改造，对改造后的流水线，分别使用公式和时空图求连续流入 4 条指令的实际吞吐率和效率 七、（ 10 分） 设向量 长度均为 64，在 CRAY-1 机上所用浮点功能部件的执行时间分别为：相加 6 拍，相乘 7 拍，求倒数近似值 14 拍；从存储器读数 6 拍，打入寄存器及启动功能部件各 1 拍，问下列各指令组， 组内的哪些指令可以链接？哪些指令不可链接？不能链接的原因是什么：

13、分别计 算出各指令组全部完成所需要的拍数。 (1) V0存储器 (2) V2 V0*V1 (3) V0存储器 (4) V0存储器 V1 V2+V3 V3存储器 V2 V0*V1 V1 1/V0 V4 V5*V6 V4 V2+V3 V3 V2+V0 V3 V1*V2 V5 V3+V4 V5 V3+V4 八、（ 10 分） 假定有 128 个处理器 ,采用 PM2I 多级网络互连 ,若网络中的 i=2 的 1 级损坏 ,拟用 Cubei 多级网络代替损坏的这一级 ,试说明最多需要几级 Cubei 网络 ?5 九、（ 10 分） A 和 B 都是元素为浮点表示的 64 64 的二维数组，一次浮点加法的计算过程可由取数、求阶差、对阶、尾数加、规格化和存数共 6 个段组成，若每个段的执行时间均为 t，请分别求出在下列结构不同的处理机上完成 C=A+B 所需的时间及相对于顺序处理的加速比。 （ 1）顺序处理方式的处理机。 （ 2） 具有浮点加法流水线的流水线处理机，且浮点加法流水线分为 6 个段，各段执行时间均为 t。 （ 3） 8 8 的阵列处理机，且处理阵列上和每个处理器只能顺序处理浮点加运算。 （ 4） 8 8 的阵列处理机，且处理阵列 上和每个处理器均能流水处理浮点加运算。 （ 5） 64 64 的阵列处理机，且处理阵列上和每个处理器均能流水处理浮点加运算。