淺談Delta-Sigma之工作原理.DOC

1、1淺談 Delta-Sigma 之工作原理文/ 黃克強95 年初老朽準備EAD-DSP 系列之 DSP 演算法(詳見高傳真 227 期)之前，蒲總編曾經向老朽提及 Crystal 公司的 CS4328、CS4330 一系列的 IC，希望我能寫一系列的文章來談這一系列廣泛用途之 Over Sampling 之 D/A Converter IC，其實這一系列的 IC 都是採用了所謂之分段式 Up Sample的 DSP 架構搭配- 之 D/A Converter 而成，由於老朽在細說 EAD-DSP 系列之 DSP 演算法一支中並末談及- 的工作原理，因此特別請我的好友黃克強博士來撰寫- 的部份。

2、 何志誠何老朽是我的摯友兼同事，他的辦公桌就在筆者的左手邊。他是個發燒友，也是音響專家。而筆者卻是個音響白癡(編者：唉！唉！黃先生實在太謙虛了，如果您是白癡，那我們豈不)。他專精信號處理，尤其是 Over Sampling。而筆者擅長數位通訊及一點點適應性控制。半年前，甚至更久之前，何老朽拿了一些 CS4328 之類的 Data Sheet 及他在高傳真發表的文章給我，這時我才在他的調教之下初窺發燒音響之門徑。誰知黃鼠狼給雞拜年不懷好意，何老朽半哄半騙的要我替他寫一篇有關 Delta-Sigma 的介紹文章。礙於多年交情，我勉強答應下來。事後才發現這種文章真難寫。為了能在高傳真雜誌上露臉 ，必

3、須避免學院派的數學推導，又必須把東西寫得清清楚楚(要不然就變成低傳真)，真是難。難！難！難！難！不過何老朽畢意沒看走眼，筆者費了九牛二虎之力，終究把它寫出來了。但由於筆者筆法不夠老練，寫出來的文章可能還是生硬了些，尚請讀老您多多包涵。有任何批評指教，請找何老朽代轉，包君滿意！圖零是 CS4328 的方塊圖，第一個方塊 8 X Interpolation Filter 已經在何老朽以前的一系列高傳真文章中介紹過了。第二個方塊就是本文所要談的 Delta-Sigma()。現在我們就開始正式進入-D/A converter 之殿堂。為了使本文雅俗共賞，筆者避開了所有的數學方程式，儘量以圖解的方式作觀

4、念上的介紹。要了解 調變，必須先從調變下手，比較容易進入狀況，複雜如 CS4328 所採用之五階 調變就是從最原始之調變一步一步演化而來的。請詳見圖一的演化圖。2建議讀者在 K 這篇文章時，多看圖，至於文字就只是用來說明圖例而已。圖二是一個八調變之 1Bit DAC。Xd 代表數位波形輸入，就數位音響而言，Xd 可能是18bit，至於尾巴的 d 代表 digital 之意。Yd 為調變之 1Bit 輸出，值為正 1 或負 1。調變之觀念很簡單，就是要使 Yd 之積分波形愈接近 Xd 愈好，如圖三所示。每當 Yd 之積分值(即 Zd)超過 Xd，下一個 Yd 值就設為負 1。如果 Yd 之積分值

5、 Zd 低於 Xd，下一個 Yd 值就設為正 1。圖二的減法器就是要看看 Xd 和 Zd 誰大誰小，Ud=Xd-Zd，若 Ud 大於零，比較器輸出( 即 Yd)就為正 1，若 Ud 小於零，比較器輸出為負 1。如此一來 Yd 不斷的修正使得Yd 之積分後波形 Zd 如影隨形般的和 Xd 同上同下。現在要做的就是把 Zd 以類比的方式重現出來。很容易的，首先利用 1Bit 的 DAC 將數位的 Yd 轉成類比的對等信號 Ya，(其中 a代表 analog 之意) ，然後再用類比積分器將 Ya 作積分而產生 Za。於是 Za 和 Zd 兩者之波形是一樣的，只不過 Zd 是數位而 Za 是類比。但是

6、由於 1Bit DAC，Za 會有些不平滑的轉折點，所以最後還需要一個類比低通濾波器以產生平滑的 Xa，Xa 就是 Xd 的類比重現。3這樣的調變方式產生了一些問題。首先是如果數位輸入波形 Xd 的變化太急劇，也就是斜率過大，如圖四(a) 所示，那麼 Zd 將會跟不上，而產生嚴重的失真。第二個問題是調變看不見直流或極低頻成份。因為調變基本上是針對輸入波形的時間變化量(類似微分)作 1Bit 的量化編碼(如圖三(a) 所示)，所以直流成分顯示不出來。這樣說太模糊，我們看圖四(b)，如果輸入 Xd 是直流，那麼不管 Xd 的固定值是多少，Yd 的輸出永遠都一樣，那當然不對。此外，類止積分器在實際工

7、程上也不是那麼討人喜歡。要克服上述兩個問題，可以將圖二之調變 DAC 作一些變形，我們將積分器從後面搬移到最前面如圖五所顯示的。如此一來原來的類比積分器就變成數位的積分器。而且 Xd經過積分之後，原有的急劇變化將會變得平緩得多，於是後面的調變就不會有斜坡跟不上的問題。至於 Xd 中的直流或極低頻的成份，經過積分之放大效果後，就不會像圖四 (a)所示的那樣水平固定不動，於是後面的調變就可以看得到而加以量化編碼。這實在是一本萬利。圖五這樣的系統可以稱呼為 調變(Sigma Delta Modulator)，就是在調變之前加個， 意指積分。4圖五所描述的 調變可以再加以簡單化。我們注意到圖五之 Ud

8、 為 Xd 之積分減去Yd 之積分，是先積分再相減。所以我們也可以使 Xd 和 Yd 先相減，以後它們的差再積分，就如同圖六所描繪的，結果 Ud 不變，但是圖六比圖五省下一個積分器。因為圖六是先相減再積分，可稱之為 調變(Delta-Sigma Modulator)。由於其中所用之積分器事實上是一個一階濾波器，所以圖六可細稱為一階 調變。圖六只是 調變的基本型，它的效能還可再改進。例如圖七，這是個 n 階 調變器，也就是以一個 n 階濾波器去取代圖六之積分器，這樣就可以大幅提高最後類比輸出之 S/N 比。如果 n=5，就是 CS4328 所採用的 1bit DAC。經過上面那麼一大段煩悶瑣碎的

9、文字解說，我們來點輕鬆易懂的。圖八(a)是 調變的數位波形輸入，經過 調變後 1Bit 輸出為圖八(b)。圖八(b)的二值類比波形經過類比低通濾波器之後，又還原成圖八(a)一樣的波形，不過是類比的。在時間指標為 l0 附近，圖八(a)小於零，於是 1Bit 輸出大部份是負 1。在時間為 30 附近，圖八(a) 大於零，於是 1Bit 輸出大部份是正 1。在時間為 45 附近圖八(b)大約是零，於是 1Bit 輸出為正負 1 交錯。5看這圖八，相信讀者對於 一定有了一些較具體的感覺。現在我們解釋一下CS4328 的五階(圖七 )優於基本型一階(圖六 )的道理何在。總歸一句話， 就是要產生一串 1

10、Bit 信號，這串信號和輸入波形(audio)在低頻部份(20KHz 以下) 一模一樣而其它量化誤差則儘量往高頻移過去這些高頻誤差就可以用類比低通濾波器輕鬆地幹掉。圖九是一個一階 調變輸出 Yd 的頻譜，20KHz 以下低頻部份是我們所要的信號，50KHz 以上高頻部份就是其它誤差。圖十是二階 調變輸出的頻譜。兩相比較，讀者可發現二階 的量化誤差(頻譜高頻部份)比較多，且比較往高頻率擠。意思就是說，低頻信號部份比較精準，S/N 比較高。為什麼？道理很簡單， 調變中的比較器是在作信號量化的工作，如同一般的 16bit DAC 一樣，只是它比較極端，只有 1bit。我們自然希望這個比較器只針對低頻

11、信號作量化，所以最好是不要讓比較器看到高頻部份。圖六的一階數位積分器和圖七的 n 階數位濾波器就是在扮演這種站在比較器前面阻擋高頻的角色。誰阻擋高頻越成功，比較器對低頻信號的量子化也就越精準，量化誤差也就越往高頻擠。講到這裡大家一定就明白為何二階 比一階 的 S/N 比高，因為二階數位低通濾波器比一階的更能阻擋高頻。依此類推，三階，四階，五階，階數越高越好。但是階數越高數位濾波器越複雜，成本越高。而且階數太高會引越整個 調變器的穩定性的問題。基於這些考量，CS4328 採用五階。71囉嗦了這麼一大段，相信大家只要有一些 Digital 的基本概念，就一定對 CS4328 的 調變有了一些觀念上的認識。如果還不清楚，那麼讀者未免太對不起筆者犧牲這麼多的寶貴時間，半年！至於 CS4328 還有 Switched Capacitor Filter 的部份，讀者就把它想成是類比低通濾波器就好了，至於什麼是 Switched Capacitor，筆者就暫時不奉陪了。數位，雖然我們常說那只不過是 0 與 1 的變化，然而它的學問卻是博大精深的，Delta-Sigma 這個名詞出現已久，卻無人能將它說明清楚。我們非常感謝黃博士，竟以半年的時間，在不談理論、不寫公式的條件下，把 Delta-Sigma 說得這麼明白，並親繪本文之所有附圖，在此本人謹代表高傳真及讀者向黃博士致最深之謝忱。 蒲鴻慶