ADUC845中文资料.doc

1、内嵌闪存 MCU 的高性能多通道 24 位采集系统ADuC845内容摘要：ADuC845 是 ADI 公司新推出的嵌有单指令周期 8052 闪存 MCU、带两路 24 位 -A/D、双 12 位 D/A 以及两个灵活脉宽调制输出的高性能 24 位数据采集与处理系统芯片。该芯片的数据处理速度达 12MIPS，且设计简单，噪声低，非常适用于精密仪器仪表。文中详细介绍了该芯片的功能特点和工作原理，给出该芯片的应用方法。1 概述ADuC845 是 ADI 公司新推出的高性能 24 位数据采集与处理系统，它内部集成有两个高分辨率的 -ADC、10/8 通道输入多路复用器、一个 8 位 MCU 和程序/数

2、据闪速/电擦除存储器。同时可提供 62k 字节的闪速/电擦除程序存储器，4k 字节闪速/电擦除数据存储器和 2304 字节的数据 RAM。ADuC845 可通过一个片内锁存环 PLL 产生一个 12.58MHz 的高频时钟，以使之运行于 32kHz 外部晶振。该时钟可通过一个从 MCU 核心时钟工作频率分离的可编程时钟发送。片内微控制器是一个优化的单指令周期 8052 闪存 MCU。该 MCU在保持与 8051 指令系统兼容的同时，具有 12.58MIPS 的性能。该芯片的两个独立的 ADC（主 ADC 和辅助 ADC）由一个输入多路复用器，一个温度传感器和一个可直接测量低幅度信号的可编程增益

3、放大器 PGA 组成。主、辅 ADC 都采用高频“斩波” 技术来提供优良的直流（DC）失调和失调漂移指标，因而非常适合用于低温漂且对噪声抑制和抗电磁干扰能力要求较高的应用场合。ADuC845 具有串行下载和调度模式，可通过 EA 引脚提供引脚竞争模式，同时支持 Quick Start 开发系统和低成本的软件和硬件工具。该芯片具有 52 引脚塑料四方扁平封装（MQFP）和 56 引脚芯片级封装（CSP）。2 ADuC845 的性能特点21 高分辨率 -ADC*带有 2 个独立的 10 通道、24 位模/ 数转换器（ADC）；*24 位无失码主 ADC；*在 60Hz 范围内有 20 位有效分辨率

4、（17.4 位峰- 峰分辨率）；*芯片的失调漂移为 10nV/，增益漂移为 0.5ppm/。22 存储器*62k 字节片内闪速/电擦除程序存储器；*4k 字节片内闪速/电擦除数据存储器；*闪速/电擦除存储器可使用 100 年，可重复擦写 10 万次；*有 3 种闪速/电擦除程序存储器安全模式；*在线串行下载（无需外部硬件）；*带有高速用户下载（5 秒）功能；*带有 2304 字节片内数据 RAM。23 基于 8051 的内核*具有与 8051 兼容的指令系统；*高性能单指令周期内核；*可使用 32kHz 外部晶振；*具有片内可编程锁相环 PLL（最高时钟频率 12.58MHz）；*有 3 个

5、16 位定时/计数器；*有 26 条可编程输入/输出线；*11 个中断源，2 个优先级；*双数据指针，扩展的 11 位堆栈指针。24 片内外围设备*内部电源复位电路；*12 位电压输出 DAC；*双 16 位 -DAC/PWM；*片内温度传感器；*双激励电流源；*时间间隔计数器（唤醒/RTC 定时器）；*UART，I2C 和 SPI 串行接口；*高速波特率发生器（包括 115,200）；*看门狗定时器（WDT）；*电源监视器（PSM）。25 电源*可用 3V 和 5V 电压工作；*正常情况下为 2.3mA/3.6V（核心时钟频率为 1.57MHz）；*掉电保持电流为 20A，可唤桓定时运行。3

6、 ADuC845 的引脚功能ADuC845 的引脚排列如图 1 所示，其中采用 56 引脚封装的管脚功能如下：56 脚（P1.0/AIN1）：上电缺省设置为 AIN1 模拟输入。使用 AINCON 时，AIN1 用作伪差分输入；使用 AIN2 时，该脚用作全差分对的正向输入。P1.0 端口无数输出驱动器。为把其配置为数字输入，应把 0 写至端口值。作数字输入时，该引脚必须由外部驱动到高电平或低电平。1 脚（P1.1/AIN2 ）:上电缺省设置为 AIN2 模拟输入。使用 AINCON 时，AIN2用作伪差分输入；使用 AIN1 时，用作全差分对的负向输入。输入同 P1.0。2 脚（P1.2/A

7、IN3/REFIN2+）：上电缺省设置为 AIN3 模拟输入。使用 AINCOM 时，AIN3 用作伪差分输入；使用 AIN4 时，用作全差分对的正向输入。数字输入同 P1.0。另外，该引脚亦可用作第二个外部差分参考输入的正向输入端。3 脚（P1.3/AIN4/REFIN2-）：上电缺省设置为 AIN4 模拟输入。使用 AINCOM 时，AIN4 用作伪差分输入；使用 AIN3 时，用作全差分对的负向输入。数字输入同 P1.0。另外，该引脚亦可用作第二个外部差分参考输入的负向输入端。4 脚（AVDD）：模拟电源。5，6 脚（AGND）：模拟地。7 脚（REFIN-）：外部差分参考输入的负向输入

8、端。8 脚（REFIN+）：外部差分参考输入的正向输入端。9 脚（P1.4/AIN5 ）：上电缺省设置为 AIN5 模拟输入。使用 AINCOM 时，AIN5 用作伪差分输入；使用 AIN6 时，用作全差分对的正向输入。输入同 P1.0。10 脚（P1.5/AIN6）：上电缺省设置为 AIN6 模拟输入。使用 AINCOM 时，AIN6 用作伪差分输入；使用 AIN5 时，用作差分对的负向输入。输入同 P1.0。11 脚（P1.6/AIN7/IEXC1）：上电缺省设置为 AIN7 模拟输入。使用 AINCOM时，AIN7 用作伪差分输入；使用 AIN8 时，用作全差分对的正向输入。该引脚可配置

9、 12 个电流源。数字输入同 P1.0。12 脚（P1.7/AIN8/IEXC2）:上电缺省设置为 AIN8 模拟输入。使用 AINCOM时，AIN8 用作伪差分输入；使用 AIN7 时，用作全差分对的负向输入。该引脚可配置 12 个电流源。数字输入同 P1.0。13 脚（AINCOM/DAC）：若选定相关的伪差分输入，则所有的模拟输入必须参考此引脚。该引脚亦可作为 DAC 的输出引脚之一。14 脚（DAC）：若 DAC 使能，则该引脚输出 DAC 电压。15 脚（AIN9）：使用 AINCOM 时，AIN9 用作伪差分输入；使用 AIN10 时，用作全差分对的正向输入。16 脚（AIN10）

10、：使用 AINCOM 时，AIN10 用作伪差分输入；使用 AIN9 时，用作全差分对的负向输入。17 脚（RESET ）：复位输入。当振荡器运行时，该引脚上长达 16 个主时钟周期的高电平半使器件复位。1821， 2427 脚（P3.0P3.7 ）：P3 口是具有内部上拉电阻的双向口。当写1 的端口 3 被内部上拉至高电平时，它们可用作输入。由于有内部上拉电阻，被外部拉至低电平的端口 3 引脚将提供电流。当驱动一个 0-1 的输出转换时，上拉功能将被激活并持续 2 个内部时钟周期的指令循环。18 脚（P3.0/RED ）:UART 串行口接收数据。19 脚（P3.1/TXD）:UART 串行

11、口发送数据。20 脚（P3.2/INT0 ）：外部中断 0，此引脚也可用作选通门，控制定时器 0 的输入。21 脚（P3.3/INT1 ）:外部中断 0，此引脚也可用作选通门，控制定时器 1 的输入。24 脚（P3.4/T0 ）：定时器/计数器 0 输入。25 脚（P3.5/T1 ）:定时器/ 计数器 1 输入。26 脚（P3.6/WR）:写控制信号。把来自 P0 口的数据字节锁存入外部数据存储器。27 脚（P3.7/RD）:读控制信号。将外部数据存储器中的数据读到 P0 口。22，36，51 脚（DVDD）：数字电源。23，37，38 脚（DGND）：数字地。28 脚（SCLK）：I2C 串

12、行接口时钟。作输入口使用时，除输出逻辑低电平外，该引脚为施密特触发输入，且存在一个弱的内部上拉。此引脚亦可作为数字输出口使用，通常由软件控制。29 脚（SDATA ）：I2C 串行数据输入口。作为输入口时，该引脚有一个弱的内部上拉出现，除非它输出逻辑低电平。3033， 3942（P2.0P2.7 ）：P2 口是具有内部上拉电阻的双向口。当写 1的端口 2 被内部上拉电阻拉至高电平时，这些引脚可用作输入。由于内部上拉电阻，被外部拉至低电平的端口 2 引脚将提供电流。在访问 24 位外部数据存储器空间的过程中 P2 口发出中和高地址字节。30 脚（P2.0/SCLOCK）:SPI 串行接口时钟。作

13、输入口使用时，除输出逻辑低电平外，该引脚为施密特触发输入，且存在一个弱的内部上拉。31 脚（P2.1/MOSI）：用于 SPI 接口的 SPI 主输出 /从输入数据 I/O 引脚。32 脚（P2.3/SS/T2）:SPI 接口的从属选择输入，该引脚有一个弱的上拉作用。该引脚能给定时器 2 提供时钟输入，此项功能启动时，计数器 2 增加坟数以响应T2 输入引脚出现的负跳变。39 脚（P2.4/T2EX）：用于向定时器 2 提供控制输入。此项功能启动时，此引脚上出现的负跳变将使定时器 2 捕获或重载。40 脚（P2.5/PWM0）:若 PWM 使能，则该引脚输出 PWM0。41 脚（P2.6/PW

14、M1）:若 PWM 使能，则该引脚输出 PWM1。42 脚(P2.7/PWMCLK) ：若 PWM 使能，则该引脚提供外部 PWM 时钟。34 脚（XTAL1 ）：晶振反相器输入。35 脚（XTAL2 ）：晶振反相器输出。43 脚（EA ）：外部访问使能，逻辑输入。当保持高电平时，此输入使能器件从地址为 0000HF7FFH 的内部程序存储器内取回代码。ADuC845 无外部程序存储器访问功能。为了确定代码执行模式，该引脚在外部复位结束时起作用，或将其作为器件电源周期的一部分。44 脚（PSEN）：程序存储使能引脚，逻辑输出。除了在外部数据存储访问期间外，该脚每 6 个时钟周期有效一次。而在内

15、部程序执行期间，此引脚保持高电平。当该引脚通过上电复位电阻或作为器件电源周期的一部分被拉至低电平时，PSEN 引脚也可用作使能下载模式。45 脚（ALE）：地址锁存使能，逻辑输出。在外部存储器访问期间，此输出用于把地址的低字节（适于 24 位数据地址空间访问的页字节）锁存在外部存储器。除了在外部数据存储器访问期间，它每 6 个时钟周期被激活一次。通过设置 PCON SFR 的 PCON.4 位，可禁止此引脚工作。4649， 5255 脚（P0.0P0.7 ）：P0 口是 8 位漏极开路双向 I/O 端口。写 1的端口 0 引脚悬空，在此状态下可用作高阻抗输入。驱动外部逻辑高电平时，需在此端口接

16、一个外部上拉电阻。在访问外部程序和数据存储器期间，P0 口也是多路复用的低位地址和数据总线。4 ADuC845 的结构原理ADuC845 是高度集成的 24 位数据采集系统，该芯片主要由两个多通道且皆可达到 24 位分辨率的 A/D 转换器、双 D/A 转换器以及一个 8 位可编程微控制器组成，其内部功能结构如图 2 所法。此外，ADuC845 还内嵌一个单指令周期的 8052 闪存 MCU，其片内独立的数据闪存可提供更加安全的非易失性读写功能。41 ADC 电路ADuC845 内含两个 10 通道（MQFP 封装为 0 通道）24 位 -ADC（主通道和辅助通道）、一个片内可编程增益放大器和

17、一个用于测量宽动态范围的低频信号数字滤波器。它可被设置成 4/5 个全差分输入通道或 8/10 个伪差分通道。主通道具有缓冲器和内部缓冲禁止功能。缓冲输入通道意味着这部分电路可处理较高内阻的信号源，而且可在输入通道前加入模拟 RC 滤波器（以便滤波噪声和降低射频干扰）。主通道输入范围为20mV2.56 之间可分为 8 档，使用时可任选一档。这些通道用于转换直接来自传感器的信号，且没有外部信号条件要求。内部缓冲禁止时，可以采用外部缓冲。当内部缓冲器使能时，必须对负输入通道进行 100mV 的补偿，以解决缓冲器内共模输入范围有限的问题。辅助通道用于接收辅助信号的输入，此通道无缓冲器，只有一个固定有

18、2.56V 的增益范围。由于 ADuC845 的两个 A/D 通道都采用 -转换技术，因而可实现 24 位无失码的优良性能。器件工作时，先由 -调制器将输入采样信号转换成数字脉冲串，脉冲串的工作周期包含了数字信息。然后采用 Sinc3 可编程低通滤波器对调制器的输出数据流进行 10 中抽 1，以得到按可编程数据输出率从 5.35Hz105.03Hz 给出的有效数据转换结果。ADuC845 对调制器信号流有抽取使能和抽取禁止两种操作模式。ADCMODE 寄存器内的 CHOP 位控制抽取操作的使能和禁止。AD 通道的设置和控制是通过专用寄存器块（SFR）中的一组寄存器来实现的。其名称以及功能如下：

19、ADCSTAT：状态寄存器。保持主通道和辅助通道的一般状态，包括数据准备就绪、校准状态和一些出错信号。ADCMODE：模式寄存器。控制主通道和辅助通道的操作模式。ADC0CON1：主通道控制寄存器 1。控制主通道的配置，包括主通道的缓冲器、单极和双极译码以及模数转换通道的范围配置等。ADC0CON2：主通道控制寄存器 2。用于控制主通道的配置。ADC1CON：辅助通道控制寄存器。控制辅助通道的配置，包括辅助通道的参考选择、通道选择及单极和双极译码。SF：数字滤波器寄存器。通过调节器波器参数来控制主、辅通道数据的更新速率。ICON：恒流源控制寄存器。允许用户控制片内不同的恒流源。ADC0L/M/H：用于存放主通道的 24 位转换结果；ADC1L/H：用于存放辅助通道的 24 位转换结果。OF0L/M/H ：用于存放主通道偏移校准系数；OF1L/H：用于存放辅助通道偏移校准系数；GN0L/M/H：用于存放主通道增益校准系数。GN1LH：用于存放辅助通道增益校准系数。42 ADuC845 中的存储器ADuC845 为设计者提供了 2 个闪速/ 电擦除存储器阵列，即片内 62kB 闪速/电擦除程序存储器和片内 4kB 闪速/电擦除数据存储器，并具有 256B 通用 RAM 及 2kB 内部 XRAM。a.闪速/电擦除程序存储器