EDA时钟设计.doc

1、简单时钟设计学院：班级：姓名：学号：指导老师：一、课程设计基本要求1、 设计一个简单的时钟电路，具有时，分，秒的数码显示功能，可以进行时间值设置（直接通过输入设置时间值） 。要求：描述电路工作原理，写出 HDL 程序，并进行波形仿真，同时对所得波形进行分析。二设计步骤：1.原理图：由上面的原理图可知，clock 为计数与调试模块，BCD 为译码电路，输出显示采用 8421BCD 码的编码方式，后面是数码显示。计时：当 clk 输入时，先由 second 开始计时，当 second 增加到 59 时，下一个时钟信号产生一个进位信号使 minute 计数器值加 1 并使 second 清零；当 s

2、econd为 59 时，minute 为 59 时，下一个时钟信号使其清零并产生一个进位信号使hours 计数器值加 1，当 second 为 59 时，minute 为 59 时，hours 为 23 时，下一个时钟信号使全部计数器清零。调时：en en1 plus minus 功能0 0 x x 计时1 1 1 0 递减计数1 2 0 1 递增计数1 3 1 1 暂停计数en 为控制端口，为低电平有效，开始计数；en 高电平暂停计时，en 为低电平时，再次以调整后的时间开始计时。计时之后通过 BCD 译码电路，转换为 8421BCD 码，然后顶层电路模块是调用这个模块，并分配数码管。2、模

3、块介绍（1） 计数调时模块：（2） 译码显示模块：输出显示采用 8421BCD 码的编码方式，分别显示小时、分钟、秒3.程序代码：（1）顶层电路模块module top(out1,out2,out3,out4,out5,out6,clk,clr,plus,minus,en,en1);output8:0out1,out2,out3,out4,out5,out6;input clk,clr,plus,minus,en,en1;wire10:0hours,minute,second;clock u1(second,clk,clr,plus,minus);/模块调用，端口采用位置对应调用法BCD u2

4、(second7:4,out1);BCD u3(second3:0,out2);clock u4(minute,clk,clr,plus,minus);/模块调用，端口采用位置对应调用法BCD u5(minute7:4,out3);BCD u6(minute3:0,out4);clock u7(hours,clk,clr,plus,minus,en,en1,tem);/模块调用，端口采用位置对应调用法BCD u8(hours7:4,out5);BCD u9(hours3:0,out6);endmodule(2)译码电路模块：module BCD(in,out);output6:0out;inp

5、ut3:0in;reg6:0out;always(in)begincase(in)4d0:out=7b1111110;4d1:out=7b0110000;4d2:out=7b1101101;4d3:out=7b1111001;4d4:out=7b0110011;4d5:out=7b1011011;4d6:out=7b1011111;4d7:out=7b1110000;4d8:out=7b1111111;4d9:out=7b1111011;default:out=7bx;endcaseendendmodule（3）计数调时模块：module clock(hours,minute,second ，

6、clk, clr,plus,minus，en,en1,);input clk, clr,plus,minus ，en,en1,;output7:0hours,minute,second;reg7:0hours,minute,second;reg2:0 tem;always(posedge clk or negedge en )beginif(!clr)begin hours7:0=8h00;minute7:0=8h00;second7:0=8h00;tem=0;endelsebeginif(!en) begin if(second3:0=4d9)beginsecond3:0=4d0; if(s

7、econd7:4=5)beginsecond7:4=4d0; if(minute3:0=4d9) beginminute3:0=4d0;if(minute7:4=5)begin minute7:4=4d0;if(hours7:4=2)beginif(hours3:0=4d3) begin hours=8h00;end else hours3:0=hours3:0+1b1;endelse beginif(hours3:0=4d9) beginhours3:0=4d0; hours7:4=hours7:4+1b1;endelse hours3:0=hours3:0+1b1;endendelse m

8、inute7:4=minute7:4+1b1;end else minute3:0=minute3:0+1b1;endelse second7:4=second7:4+1b1;endelse second3:0=second3:0+1b1;endelsebeginif(!en1)begintem=tem+1b1;endcase(tem)0:begin hours7:0=hours7:0;minute7:4=minute7:4; second7:0=second7:0;end1:begin if(!plus)beginif(minute3:0=4d9) beginminute3:0=4d0;if

9、(minute7:4=5)begin minute7:4=4d0; end else minute7:4=minute7:4+1b1;end else begin minute3:0=minute3:0+1b1; endendif(!minus)beginif(minute3:0=4d0) beginminute3:0=4d9;if(minute7:4=0)begin minute7:4=4d5; end else minute7:4=minute7:4-1b1;end else minute3:0=minute3:0-1b1; end end 2: beginif(!plus)beginif

10、(hours7:4=2)beginif(hours3:0=4d3) begin hours=8h00;end else hours3:0=hours3:0+1b1;endelse beginif(hours3:0=4d9) beginhours3:0=4d0;hours7:4=hours7:4+1b1;endelse hours3:0=hours3:0+1b1;endendif(!minus)beginif(hours7:4=0)beginif(hours3:0=4d0) begin hours=8h23;end else hours3:0=hours3:0-1b1;endelse begin

11、if(hours3:0=4d0) beginhours3:0=4d9;hours7:4=hours7:4-1b1;endelse hours3:0=hours3:0-1b1;end endenddefault: begin tem=0; end endcaseendendendendmodule4.波形分析：由于译码显示的波形比较简单，我就主要分析计数调时部分。如（1）所示当 clr 为 1 时开始计时，到 en 为 1 时停止计时，此时时间为00:00:16（1）如图（2）所示给 en1 一个负脉冲，tem 为 1，此时为调整分钟，给 plus4 个负脉冲，之后又给 en1 一个负脉冲，te

12、m 为 2，此时调整小时，给 minus3 个负脉冲，之后又给 en1 一个负脉冲，tem 为 0，把 en 置为低电平，此时又开始计时，即由 21:04:16 开始计时三小结：这次设计主要参考 100 进制计数器设计的，本来是想把计数和调时模块给分开写的，但是主要在顶层模块时不懂怎么调用，试了好久总是不成功，因而只能写在一起了。这次课程设计还碰到了其他问题，比如编程时，经常导致语法错误，如：“；”没有写上。 经过这门课的学习与实验，我对 EDA 以及 VHDL 语言有了进一步了解，对于其结构、语法、功能等认识不少，也懂得了在写程序时一定要思路清晰，而且要细心，特别出错时要对照错误，认真检查程序，看哪个地方的标点，变量没有写上或标明。当然，我目前所做的还仅仅只是一些基本操作，要想真正将其融会贯通还需要今后更多的学习与实践。