ImageVerifierCode 换一换
格式:DOC , 页数:5 ,大小:42.50KB ,
资源ID:3553216      下载积分:20 文钱
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,省得不是一点点
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.wenke99.com/d-3553216.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: QQ登录   微博登录 

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(VHDL电子时钟程序.doc)为本站会员(hw****26)主动上传,文客久久仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知文客久久(发送邮件至hr@wenke99.com或直接QQ联系客服),我们立即给予删除!

VHDL电子时钟程序.doc

1、VHDL 电子时钟程序最近收到网上朋友们来信咨询如何设计电子时钟,也有很多热心朋友把他设计的时钟或时钟程序发给我。因时间和水平有限不能一一回复和审查到底哪些是合格或是网络转载的。但是感觉可能对部分网友会有所用处,就把自己手头已有的一些时钟设计的相关资料放到网上,希望大家能多多包涵。我会不定时的把一些时钟设计资料上传到本博客,希望多多关注。下面是电子时钟设计的部分 VHDL 程序代码。VHDL 电子钟程序(小时和分钟)library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_U

2、NSIGNED.ALL;- Uncomment the following library declaration if instantiating- any Xilinx primitives in this code.-library UNISIM;-use UNISIM.VComponents.all;entity hours isPort ( rst4,selector3,ky_3j : in STD_LOGIC;C10 : in std_logic;dat40 : out std_logic_vector(7 downto 0);end hours;architecture Beha

3、vioral of hours issignal dat41,dat42 : std_logic_vector(7 downto 0):=(others =0);beginprocess(rst4,C10,ky_3j)begincase selector3 iswhen 1 = dat42 dat410);elsif C10event and C10=1 then if dat42(7 downto 4)=“0010“ and dat42(3 downto 0)=“0011“then dat42null; end case;end process; end Behavioral;VHDL 电子

4、钟程序(分频和秒计数)library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;- Uncomment the following library declaration if instantiating- any Xilinx primitives in this code.-library UNISIM;-use UNISIM.VComponents.all;entity miseconds isPort ( clk_100HZ,rst1 : i

5、n STD_LOGIC;A : out std_logic;dat10 : out std_logic_vector(7 downto 0);end miseconds;architecture Behavioral of miseconds issignal dat1 : std_logic_vector(7 downto 0):=(others =0);beginprocess(clk_100HZ,rst1)begin if(rst1 = 0) then dat10);elsif clk_100HZevent and clk_100HZ=1 then if dat1(7 downto 4)

6、=“1001“ and dat1(3 downto 0)=“1001“then A sin sin sin sin sin sin sin sin null ;end case ;end if ;end process P1;P2 : process(clk_1MHZ)begin if clk_1MHZevent and clk_1MHZ =1 then cnt8 led8s(6 downto 0) led8s(6 downto 0) led8s(6 downto 0) led8s(6 downto 0) led8s(6 downto 0) led8s(6 downto 0) led8s(6

7、downto 0) led8s(6 downto 0) led8s(6 downto 0) led8s(6 downto 0) null ;end case ;end process P3;bt1(0) = sin(0) ;bt1(1) = sin(1) ;bt1(2) = sin(2) and clks(0) ;bt1(3) = sin(3) and clks(1) ;bt1(4) = sin(4) and clks(2) ;bt1(5) = sin(5) and clks(3) ;bt1(6) = sin(6) and clks(4) ;bt1(7) = sin(7) and clks(5) ;bt(0)=not(bt1(0)and T);bt(1)=not(bt1(1)and T);bt(2)=not(bt1(2)and T);bt(3)=not(bt1(3)and T);bt(4)=not(bt1(4)and T);bt(5)=not(bt1(5)and T);bt(6)=not(bt1(6)and T);bt(7)=not(bt1(7)and T);end Behavioral;

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。