ImageVerifierCode 换一换
格式:PPT , 页数:70 ,大小:7.30MB ,
资源ID:366505      下载积分:100 文钱
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,省得不是一点点
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.wenke99.com/d-366505.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: QQ登录   微博登录 

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(CMOS集成电路高压技术.ppt)为本站会员(ga****84)主动上传,文客久久仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知文客久久(发送邮件至hr@wenke99.com或直接QQ联系客服),我们立即给予删除!

CMOS集成电路高压技术.ppt

1、集成电路工艺技术讲座第十讲,CMOS集成电路工艺技术,内容,(一)CMOS工艺概述(二)2um P阱硅栅CMOS IC工艺流程(三)先进CMOS IC工艺(四)BiCMOS(五)功率MOSFET(六)BCD,(一)CMOS工艺概述,MOSFET的开启电压CMOS倒相器CMOS结构中的阱LOCOS技术,MOSFET基本方程,VD,P,n+,n+,Qn(y)=-Vg-V(y)-2Co+2qNa2 +V(y)dV=IDdR=IDdy/Z Qn(y)ID=Z/L Co(VG- 2-VD/2) VD - 2/3 2qNa/Co(VD+ 2B)2/3-(2B) 2/3,Qn,VG,线性区和饱和区,VD很小

2、时 VD12VR (p-well) 2.5k/sqIds 17vVtfp 24V,CMOS IC工艺流程(1),形成P 阱 1180C 8.5hr Xjw=7um,P well,N sub (100)2-4 ohm-cm,B+ 70keV1.2E13/cm2,CMOS IC工艺流程(2),LOCOS,P well,N sub,B+ 40keV4E13/cm2,CMOS IC工艺流程(3),栅氧化 450A,P well,N sub,CMOS IC工艺流程(4),Poly Si 淀积 LPCVD 4500A 掺磷 10/sq,P well,N sub,Poly Si,CMOS IC工艺流程(5)

3、,光刻Poly Si 控制CD,P well,N sub,CMOS IC工艺流程(6),P-ch 光刻,注入,P well,N sub,PR,B+,B+ 40keV 2E15,CMOS IC工艺流程(7),N-ch 光刻,注入,P well,N sub,PR,As+,As+ 80keV 5E15,S/D Annealing 900C 30min,CMOS IC工艺流程(8),CVD 2000A SiO2+7000A BPSG,P well,N sub,CMOS IC工艺流程(9),接触孔,P well,N sub,CMOS IC工艺流程(10),金属连线 AlSi 1um,P well,N s

4、ub,(三)先进CMOS IC工艺,先进CMOS IC工艺,沟槽隔离技术热电子效应和漏极工程沟道区掺杂栅极技术源漏浅结技术和硅化物抑制Latch up效应,沟槽隔离技术(1),SiO2,SiN,SiO2,Si,1.2um,5um,沟槽隔离技术(2),Poly Si,热电子效应和漏极工程(1),Vds,Vgs,N+,N+,e* e+e+he*+e+h e*,Emax,Isub,热电子效应和漏极工程(2),最大电场Emax(Vds-Vsat) / IL=0.5um, tox125A xj0.2um Vt=0.7VVds=5V Emax3.6x105V/cmVds=3V Emax2.3x105V/c

5、m,热电子效应和漏极工程(3)(DDD),Gate,n+,n+,n-,n-,p-sub,热电子效应和漏极工程(4)(LDD),Vds,Vgs,n+,n-,E,LDD工艺流程 (1),LDD工艺流程 (2),LDD工艺流程 (3),MOSFET模拟杂质分布,短沟道效应和沟道区掺杂,Poly Si,硅化物,Pocket,Halo,n-,n+,Vt adjust,栅极技术,源漏浅结技术和硅化物 (1),源漏浅结技术和硅化物 (2),源漏浅结技术和硅化物 (3),Latch up效应,避免Latch up效应的对策,ver hor1 =DBNELE/DENBW增加基区宽度(即NMOS与PMOS间距,阱

6、的深度)增加基区掺杂(即增加衬底和阱的浓度)逆向阱低阻衬底高阻外延深槽隔离,高能注入形成逆向阱,杂浓度质cm-3,1017,1016,1015,1014,1.0,2.0,硅表面以下深度 (um),P+,600kev3E13cm-2,(四)BiCMOS工艺技术,BiCMOS 逻辑门,BiCMOS工艺技术,CMOS优势低功耗,噪声容限,封装密度双极型优势开关速度,电流驱动能力,模拟电路BiCMOS综合两者优点,BiCMOS工艺技术,以双极工艺为基础的BiCMOS工艺以CMOS工艺为基础的BiCMOS工艺,利用 N阱作集电极的简单BiCMOS,NMOS 源漏注入PMOS 源漏注入,p+,n+,n+,

7、N 阱,n+,n+,p+,增加一次基区注入,用CMOS双阱工艺的 BiCMOS,P型衬底, P和N+埋层,本征背景掺杂外延优化的P阱和N阱多晶硅发射极双极晶体管增加额外的光刻版: N+埋层,深N+集电极, P型基区,多晶硅发射极,BiCMOS工艺技术,BiCMOS,(五)功率MOSFET,功率MOSFET,高的反向击穿电压100-1000V大的工作电流1-100A输入阻抗高(因此不需复杂的驱动电路)开关速度快(无少数载流子储存和复合问题)功率MOSFET的主要结构双扩散MOS (DMOS)两种DMOS结构VDMOS和 LDMOS,功率MOSFET的应用,Switch Mode Power Su

8、pples (开关电源)AC Adapter (充电器) Switch (电子开关)Motor Driver (马达驱动)DC-AC Converter (逆变器)Lighting (灯具)Power Factor Controler,VDMOS原理图,Poly Si,p,n+,p,n+,Metal,n+ sub,n- epi,Source,Drain,600V/2A VDMOS芯片,600V/4A VDMOS 单元和终端,击穿电压和导通电阻,外延层的选择,LDMOS,Poly Si,n+,n+,P sub,N well,SiO2,CVD SiO2,P-,Drain,Source,LDMOS

9、电位分布,(六)BCD(Bipolar CMOS DMOS),MOS功率集成电路,将低压控制电路和功率器件集成在同一芯片,PWM控制电路,DMOS,Bipolar/CMOS/BiCMOS,BCD,N-epi,M1,P-Sub,NPN,LPNP,P Base,LV PMOS,LV NMOS,N-well,P-well,BN,DN,BP,BN,BN,N+,P+,Passivation,IMD,FOX,ILD,M2,Poly,GOX,N-epi,M1,P-Sub,VDMOS,LDMOS,P Body,Capacitor,HV PMOS,N-well,DN,BP,BN,BN,N+,Passivation,IMD,P-well,P+,BN,Poly,GOX,FOX,ILD,M2,P-well,BP,IMD,P-field,P-field,BP,BP,BCD Technology,

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。