ImageVerifierCode 换一换
格式:DOC , 页数:4 ,大小:863KB ,
资源ID:4191828      下载积分:20 文钱
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,省得不是一点点
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.wenke99.com/d-4191828.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: QQ登录   微博登录 

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(基于FPGA的简易数字存储示波器设计.doc)为本站会员(hw****26)主动上传,文客久久仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知文客久久(发送邮件至hr@wenke99.com或直接QQ联系客服),我们立即给予删除!

基于FPGA的简易数字存储示波器设计.doc

1、基于 FPGA的简易数字存储示波器设计 时间:2009-12-16 17:11:07 来源:电子科技 作者:宗荣芳 淮海工学院 0 引言 高速数字化采集技术和 FPGA 技术的发展已经对传统测试仪器产生了深刻的影响。数字 存储示波器(DS0) 是模拟示波器技术、数字化测量技术、计算机技术的综合产物,他主要 以微处理器、数字存储器、A D 转换器和 DA 转换器为核心,输入信号首先经 AD 转 换器转换成数字信号,然后存储在 RAM 中,需要时再将 RAM 中的内容读出,经 DA 转 换器恢复为模拟信号显示在示波器上,或者通过接口与计算机相连对存储的信号作进一步 处理,这样可大大改进显示特性,增

2、强功能,便于控制和智能化。这种 DSO 中看到的波 形是由采集到的数据经过重构后得到的波形,而不是加到输入端上信号的波形。本文采用 基于 FPGA 的方式进行数据采集、数据处理等功能的设计。这种设计方案在高速数据采集 上具有很多优点,如体积小、功耗低、时钟频率高、内部延时小、全部控制逻辑由硬件完 成等,另外编程配置灵活、开发周期短、利用硬件描述语言来编程,可实现程序的并行执 行,这将会大大提高系统的性能,有利于在系统设计和现场运行后对系统进行修改、调试、 升级等。 1 系统实现方案 根据设计指标要求,基于 FPGA 的系统结构如图 1 所示,主要由模数转换、数模转换、 FPGA 数据处理、数据

3、存储四部分组成。由垂直分辨率大于或等于 32 点div 可知 AD、D A 转换器至少 8 位,系统选用 AD976(16 位 AD 转换器) 和 AD669(16 位 DA 转换器),由于受 PLC I0 口数量的影响,AD976 和 DA669 使用其中 13 位,RAM 选 HM6264(64k),时钟采用 125kHz,PLC 选用 EPFl0K10LC84 一 3。模拟信号通过 AD 转换器将信号输入给 FPGA,FPGA 根据相关指令进行数据存储至 RAM 或将数据从 RAM 读出送给 DA 转换器转换成模拟信号输出。 2 系统主要电路 系统中 FPGA 数据处理模块将 AD 输入

4、、RAM 数据存储和 DA 输出连接在一起, 实现信号的传递、存储等控制。输入电路中 AD 转换芯片选用 AD 公司的 AD976,它是 16 位高速,高精度 AD 转换器,最大采集率为 100kSPS,输入信号范围为一 10 +10V,RC 为读数转换控制端,CS 为片选端,电路连接如图 2 所示。 数据存储器 HM6264 是 64k 的静态 SRAM,8 位 I0 公共输入出线,13 位地 址线,三态输出。地址有效条件是CSl=0,CS2=ln WE=0,OE=1 执行写操作; WE=1,OE=O 执行读操作。电路连接如图 3 所示。 输出电路中 DA 转换芯片 AD669 也是 AD

5、公司推出的 16 位高速,高精度 DA 转换器,具有高性价比,电路连接如图 4 所示。 3 FPGA 程序设计 此部分实现的主要的功能是将 AD 转换后的数据经 FPGA 控制写入 RAM 及将数据从 RAM 读出经 FPGA 输出给 DA 转换器,顶层原理图如图 5 所示。外围主要接口端功能 为:A153 为数据输入端,CLK4M 为时钟信号端, TONGIN 为触发端口, CS、 RC、WE、OE 为片选、转换、读写控制端,RAMI、RAMO、AA 为存储器 IO 端、 地址端,QQ 为数据输出端。 其中模块 CHANA 实现的功能是对数据的最高位取反,因为 AD976 最高位“l”表示

6、负电平,而 AD669 最高位“1” 表示高电平;模块 INTRD 在 EN 为“1”,信号上升沿过零点 时,Q 输出为“l”,直到完成对存储器的写操作为止;模块 SIGND 是整个程序的核心部分, 主要功能是为存储器和 lAD976 提供控制信号,启动 AD 转换,对存储器进行写操作和 读操作;模块 SAN 在对存储器由写操作转变为读操作后,将存储器的数据输出变为高阻态, 不妨碍存储器数据的正常读入;模块 TONG 端口 A 外接开关,按下时低电平,起同步作用。 仿真结果如图 6,(a)为写操作时的仿真波形;(b)为读操作时的仿真波形。当运行在写操作 时,QQ 无输出,如图 6(a)所示,实

7、现存储功能,读操作时,QQ 输出,由于模块 CHANA 的存在,QQ 输出的数据要对 A 输入的数据首位取反,即 A 输入是 0101,QQ 输出是 1101,如图 6(b)所示,仿真结果正确。 4 结语 本文以 PLC 器件为控制核心,通过附加一定的外电路及普通示波器构成简易数字存储 器,使普通示波器具有波形数字存储的功能。其中以 FPGA 为主部件的控制部分采用 VHDL 语言,按模块化方式进行设计,并将各模块集成于芯片中,最后通过 MAXPLUS II 软件对设计进行逻辑仿真,对 FPGA 芯片进行编程,实现系统的设计要求。随着科学技术 的不断发展,这种以 FPGA 为基础的软件硬件化,其发展前景十分看好。

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。