时序逻辑电路习题解答.doc

1、4 时序逻辑电路习题解答 62 自我测验题 1图 T4.1 所示为由或非门构成的基本 SR 锁存器，输入 S、R 的约束条件是 。 ASR=0 BSR= 1 CS+R=0 DS+R=1 1 1 Q & & QR G 1 G 1 G 2 G 2 Q Q R S 图 T4.1 图 T4.2 2图 T4.2 所示为由与非门组成的基本 SR 锁存器，为使锁存器处于 “置 1”状态， 其 应为 。RS A =00 B =01 C =10 D =11 RS RS RS 3SR 锁存器电路如图 T4.3 所示，已知 X、Y 波形，判断 Q 的波形应为 A、B 、 C、D 中的 B 。假定锁存器的初始状态为

2、0。 1 1 Q Q X Y X Y A B C D 不定 不定 （a） (b) 图 T4.3 4有一 T 触发器，在 T=1 时，加上时钟脉冲，则触发器 。 A保持原态 B置 0 C置 1 D翻转 5假设 JK 触发器的现态 Qn=0，要求 Qn+1=0，则应使 。 AJ= ， K=0 BJ=0，K= CJ=1，K= DJ=K=1 6电路如图 T4.6 所示。实现 的电路是 。Ann 4 时序逻辑电路习题解答 63 QQ Q 1 Q 1 A A A A C P C P C P C PC 1 C 1 C 1 C 1 1 D 1 S 1 R 1 J 1 K 1 J 1 K Q Q Q Q A B

3、 C D 图 T4.6 7电路如图 T4.7 所示。实现 的电路是 。nn1 QQQQ C P C P C P C PC 1 C 1 C 1 C 1 1 T 1 S 1 R 1 D 1 J 1 K A Q Q Q Q A B C D 图 T4.7 8电路如图 T4.8 所示。输出端 Q 所得波形的频率为 CP 信号二分频的电路为 。 CP1CPCPQCPQ1 1JKJKDD1 A B C D 图 T4.8 9将 D 触发器改造成 T 触发器，如图 T4.9 所示电路中的虚线框内应是 。 C P Q 1 D C 1 T Q 图 T4.9 A或非门 B与非门 C异或门 D同或门 10触发器异步输入

4、端的作用是 。 A清 0 B置 1 C接收时钟脉冲 D清 0 或置 1 4 时序逻辑电路习题解答 64 11米里型时序逻辑电路的输出是 。 A只与输入有关 B只与电路当前状态有关 C与输入和电路当前状态均有关 D与输入和电路当前状态均无关 12摩尔型时序逻辑电路的输出是 。 A只与输入有关 B只与电路当前状态有关 C与输入和电路当前状态均有关 D与输入和电路当前状态均无关 13用 n 只触发器组成计数器，其最大计数模为 。 An B2n C n2 D2 n 14一个 5 位的二进制加计数器，由 00000 状态开始，经过 75 个时钟脉冲后，此计 数器的状态为 ： A01011 B01100

5、C01010 D00111 15图 T4.15 所示为某计数器的时序图，由此可判定该计数器为 。 A十进制计数器 B九进制计数器 C四进制计数器 D八进制计数器 C P Q 0 Q 1 Q 2 Q 3 图 T4.15 16电路如图 T4.16 所示，假设电路中各触发器的当前状态 Q2 Q1 Q0 为 100，请问在 时钟作用下，触发器下一状态 Q2 Q1 Q0 为 。 Q 1 J 1 K C 1 C P DR Q 0 1 J 1 K C 1 Q 1 J 1 K C 1 1 Q 1 Q 2 S D R D S D S D R D R D 图 T4.16 4 时序逻辑电路习题解答 65 A101

6、B 100 C 011 D 000 17电路图 T4.17 所示。设电路中各触发器当前状态 Q2 Q1 Q0 为 110，请问时钟 CP 作用下，触发器下一状态为 。 0Q 1 J 1 K C 1 C P Q 0 1 1 J 1 K C 1 2 1 J 1 K C 1 Q 1 Q 2 R D R D R D &D 图 T4.17 A 101 B010 C110 D111 18电路如图 T4.18 所示， 74LS191 具有异步置数的逻辑功能的加减计数器，其 功能表如表 T4.18 所示。已知电路的当前状态 Q3 Q2 Q1 Q0 为 1100，请问在时钟作用下， 电路的下一状态 Q3 Q2

7、Q1 Q0 为 。 0 CTLD 7 4 L S 1 9 1 Q 0 Q 1 Q 2 Q 3 D 0 D 1 D 2 D 3 U / D C T C O / B O L D C P 0000 C P & 图 T4.18 A 1100 B 1011 C 1101 D 0000 表 T4.18 74LS191功能表LDCTDU/ CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 d0 d1 d2 d3 d0 d1 d2 d3 1 0 0 加 法 计 数 1 0 1 减 法 计 数 1 1 保 持 19下列功能的触发器中， 不能构成移位寄存器。 ASR 触发器 BJK 触发器 CD 触发器

8、DT 和 T触发器。 20图 T4.20 所示电路的功能为 。 4 时序逻辑电路习题解答 66 CP0QFD111C2QFD31CI 图 T4.22 A并行寄存器 B移位寄存器 C计数器 D序列信号发生器 214 位移位寄存器，现态 Q0Q1Q2Q3 为 1100，经左移 1 位后其次态为 。 A0011 或 1011 B1000 或 1001 C1011 或 1110 D0011 或 1111 22现欲将一个数据串延时 4 个 CP 的时间，则最简单的办法采用 。 A4 位并行寄存器 B4 位移位寄存器 C 4 进制计数器 D4 位加法器 23一个四位串行数据，输入四位移位寄存器，时钟脉冲频

9、率为 1kHz，经过 可转换为 4 位并行数据输出。 A8ms B4ms C8s D4s 24由 3 级触发器构成的环形和扭环形计数器的计数模值依次为 。 A8 和 8 B6 和 3 C6 和 8 D3 和 6 习 题 1由或非门构成的基本 SR 锁存器如图 P4.1 所示，已知输入端 S、R 的电压波形，试 画出与之对应的 Q 和 的波形。 SRQ 1 1S RG2G 图 P4.1 解： 4 时序逻辑电路习题解答 67 QRS 2由与非门构成的基本 SR 锁存器如图 P4.2 所示，已知输入端 、 的电压波形，SR 试画出与之对应的 Q 和 的波形。 & & Q SRSR1G2G 图 P4.

10、2 解： QSR 3已知双门锁存器如图 P4.3 所示，试写出该锁存器的特性方程。 1 & A Q B & & 1 1 R S C P R D S D Q 图 P4.3 图 P4.4 解：先写出电路特性表。 A B Qn Qn+1 A B Qn Qn+1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 4 时序逻辑电路习题解答 68 0 1 1 1 1 1 1 1 卡诺图 1 0 0 0 1 1 1 1 0 A B Q n 0 1 1 1 0 1 1 1 1 Q n + 1 BAQn 4写出图 P4.4 所示锁存器的特性方程 解： CP=0 时；

11、 RD=SD=0，Q n+1=Qn CP=1 时； ，S D=S ， 0D1RSn 5钟控 SR 锁存器符号如图 P4.5（a）所示，设初始状态为 0，如果给定 CP、S、R 的波形如图 P4.5（b）所示，试画出相应的输出 Q 波形。 Q 1 S C 1 1 R Q C P S R Q C P S R （a） （b） 图 P4.5 解： C P S R Q 6 （1）分析图 P4.6（a）所示由 CMOS 传输门构成的钟控 D 锁存器的工作原理。 4 时序逻辑电路习题解答 69 Q 1 G 1 CP C P T G 1 G 2 C P T G D T G 1 T G 2 图 P4.6（a）

12、（2）分析图 P4.6（b）所示主从 D 触发器的工作原理。 Q 1CP C P T G G 2 T G D T G 1 T G 2 1 1 G 4 T G T G 4 1 G 1 G 3 T G T G 3 CP C P C P C P 图 P4.6（b） （3）有如图 P4.6（c）所示波形加在图 P4.6（a） （b）所示的锁存器和触发器上，画 出它们的输出波形。设初始状态为 0。 C P D 图 P4.6（c） 解：（1）图所示是用两个非门和两个传输门构成的钟控 D 锁存器。当 CP=1 时， =0、C =1，TG 1 导通，TG 2 断开，数据 D 直接送到 Q 和 端，输出会随 D

13、 的改变而改 变。但 G1、G 2 没有形成正反馈，不具备锁定功能，此时称电路处于接收数据状态； CP 变 为低电平 0 时， =1，C =0，TG 1 断开，TG 2 导通， G1、G 2 形成正反馈，构成双稳态电 路。由于 G1、G 2 输入端存在的分布电容对逻辑电平有短暂的保持作用，因此，电路输出 状态将锁定在 CP 信号由 1 变 0 前瞬间 D 信号所确定的状态。 （2）由两个 D 锁存器构成的主从 D 触发器，采用上升沿触发方式，原理分析可参考 4.2.1 节有关内容。 （3）D 锁存器输出波形图 C P D Q 4 时序逻辑电路习题解答 70 D 触发器输出波形图 C P D Q

14、 7图 P4.7（a）所示的为由 D 锁存器和门电路组成的系统，锁存器和门电路的开关 参数如下： 锁存器传输延时 tpd（DQ） =15ns， tpd（CQ） =12ns，建立时间 tSU=20ns；保持时间 tH=0ns。 与门的传输延迟时间 tpdAND=16ns，或门的传输延迟时间 tpdOR=18ns，异或门的传输延 迟时间 tpdXOR=22ns。 （1）求系统的数据输入建立时间 tSUsys； （2）系统的时钟及数据输入 1 的波形如图 P4.7（b）所示。假设数据输入 2 和数据输 入 3 均恒定为 0，请画出 Q 的波形，并标明 Q 对于时钟及数据输入 1 的延迟。 1 D =

15、 1 C 1 & 1 数据输入 1 时钟输入 控制输入 锁存器 数据输入 1 时钟 5 0 n s 8 0 n s 8 0 n s 1 0 n s 1 0 n s 数据输入 2 数据输入 3 （a） （b） 图 P4.7 解：（1）系统的数据输入建立时间 tSUsys=或门的传输延迟+ 异或门的传输延迟+锁存 器的建立时间-与门的传输延迟=t pdOR+tpdXOR+ tSU - tpdAND =18ns+22ns+20ns-16 ns =44ns。 （2） 数据输入 1 时钟 5 0 n s 8 0 n s 8 0 n s 1 0 n s 1 0 n s 6 6 n s C P 4 0 n

16、s D Q 1 5 n s 1 2 n s 8有一上升沿触发的 JK 触发器如图 P4.8（a）所示，已知 CP、J、K 信号波形如图 P4.8（b）所示，画出 Q 端的波形。 （设触发器的初始态为 0） 4 时序逻辑电路习题解答 71 Q 1 J 1 K C 1 J C P K J C P K Q （a） （b） 图 P4.8 解： Q K J C P 9 试画出如图 P4.9 所示时序电路在一系列 CP 信号作用下，Q 0、Q 1、Q 2 的输出电 压波形。设触发器的初始状态为 Q=0。 1 Q 0 F F 0 1 J C 1 1 K Q 1 F F 0 1 J C 1 1 K Q 2 F

17、 F 0 1 J C 1 1 K C P 1 图 P4.9 解：先画 Q0 波形，再画 Q1 波形，最后画 Q2 波形。 CP012Q 10有一简单时序逻辑电路如图 P4.10 所示，试写出当 C= 0 和 C=1 时，电路的状态 方程 Qn+1，并说出各自实现的功能。 4 时序逻辑电路习题解答 72 = 1 1 K 1 J C 1 Q C P C X 图 P4. 10 解：当 C=0 时，J =X ，K= X 为 T 触发器nnn QKQ1 当 C=1 时， J=X 为 D 触发器nn1 11用上升沿 D 触发器和门电路设计一个带使能 EN 的上升沿 D 触发器，要求当 EN=0 时，时钟脉

18、冲加入后触发器也不转换；当 EN=1 时，当时钟加入后触发器正常工作， 注：触发器只允许在上升沿转换。 解：当 EN=0 ， Qn+1=Qn ；当 EN=1，Q n+1=D ，则 ，令 即可。ENnn11 ENn1 12由 JK 触发器和 D 触发器构成的电路如图 P4.12（a）所示，各输入端波形如图 P4.12（b） ，当各个触发器的初态为 0 时，试画出 Q0 和 Q1 端的波形，并说明此电路的功 能。 DR0Q1 B A Q 0 Q 1 1 J C 1 1 K A 1 1 D C 1 Q 0 Q 1 B （a） （b） 图 P4.12 解： B A Q 0 Q 1 根据电路波形，它是一

19、个单发脉冲发生器，A 可以为随机信号，每一个 A 信号的下 4 时序逻辑电路习题解答 73 降沿后；Q 1 端输出一个脉宽周期的脉冲。 13时序电路如图 P4.13（a）所示。给定 CP 和 A 的波形如图 P4.13（b）所示，画出 Q1、Q 2、Q 3 的波形，假设初始状态为 0。 1 J 1 K C 1 1 J 1 K C 1 & 1 J 1 K C 1 & 1 1 1 A R C P Q 1 Q 2 Q 3 （a） A C P Q 1 Q 2 Q 3 （b） 图 P4.13 解： ， ， ， n1nR3nQ2312 nQ3213 A C P Q 1 Q 2 Q 3 14分析图 P4.1

20、4 示电路，要求： （1）写出 JK 触发器的状态方程； （2）用 X、Y、Q n 作变量，写出 P 和 Qn+1 的函数表达式； （3）列出真值表，说明电路完成何种逻辑功能。 4 时序逻辑电路习题解答 74 Q 1 J 1 K C 1 X Y = 1 = 1 1 & P C P P4.14 解：（1） nnnnn YQXQYXQKJ )(1 （2） X Y n1P X Y n1P 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 （3）串行加法器 15试分析如图 P4.15 同步时序

21、逻辑电路，并写出分析过程。 F F 2 1 J C 1 1 K & F F 1 1 J C 1 1 K F F 0 1 J C 1 1 K Q 0 Q 1 Q 2 C P 图 P4.15 解：（1）写出驱动方程 nQKJ20nQKJ01nQKJ210 （2）写出状态方程 ， ，nnn020210 nn10101 nQ2102 （3）列出状态转换真值表nQ21n012Qn0nQ21n021n10 0 0 0 0 0 1 1 0 0 0 0 0 4 时序逻辑电路习题解答 75 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 1 0 0 1 0 0 1 1 1 0 0 1

22、 1 1 0 0 1 （4）画出状态转换图 2Q10 1 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 1 00 1 11 0 1 （5）自启动校验，能够自启动 （6）结论：具有自启动能力的同步五进制加法计数器。 16同步时序电路如图 P4.16 所示。 （1）试分析图中虚线框电路，画出 Q0、Q 1、Q 2 波形，并说明虚线框内电路的逻辑功 能。 （2）若把电路中的 Y 输出和置零端 连接在一起，试说明当 X0X1X2 为 110 时，整DR 个电路的逻辑功能。 = 1DR = 1 = 1 1 Y X 0 X 1 X 2 Q 0 F F 0 1 J C 1 1 K R Q 1

23、F F 1 1 J C 1 1 K R Q 2 F F 2 1 J C 1 1 K R & C P 图 P4.16 解：（1）写出每级触发器的状态方程 ， ，nnQ0122 nnQ0101 n021 分析后，其状态转换图为： 4 时序逻辑电路习题解答 76 2Q13 0 0 0 0 0 1 0 1 0 1 0 1 1 1 0 0 1 11 0 0 1 1 1 所以波形图为： CP0Q12 电路是一个同步五进制可以自启动的加法计数器 （2） ，231201 QXQXY 当 X1X2X3=110 时， ，0 当 Q2Q1Q0 出现 011 状态时， 使计数器的状态清 0，故此种情况下，整个0YRD

24、 电路功能为一个三进制加法计数器。 17试用 D 触发器设计一个同步五进制加法计数器，要求写出设计过程。 解： （1）状态转换图 2Q13 0 0 0 0 0 1 0 1 0 0 1 11 0 0 （2）状态真值表 nQ1n012n0n2Q1n012nQ10 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 1 0 0 1 1 1 0 0 1 1 1 （3）求状态方程 4 时序逻辑电路习题解答 77 nQ21 0 0 1 0 0 nQ21 0 1 0 1 0 nQ210 1 0 0 1 0 0 0 0 1 1 1 1 0 0 1 0

25、 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 0 1 nn012 nnn0101 nn020 （4）驱动方程 ， ，nQD012 nQ01nD02 （5）逻辑图 C P F F 0 F F 2F F 1 Q 0 Q 1 Q 2 1 D C 1 1 D C 1 C 1 1 D & = 1 & （6）自启动检验。 18设计三相步进电机控制器：工作在三相单双六拍正转方式，即在 CP 作用下控制 三个线圈 A、B、C 按以下方式轮流通电。 A CB CBA B C A 解：将 A、B 、C 分别由三个触发器（Q 2、Q 1、Q 0）的输出，则可画出状态转换图： 210 1 0

26、0 1 1 0 0 1 0 0 1 10 0 11 0 1 根据状态转换图列出状态真值表 （2）状态真值表 nQ1n012Qn10nQ21n012Qn10 0 0 0 1 0 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 0 0 1 0 0 1 1 1 1 0 0 1 0 0 1 1 0 0 1 1 1 1 （3）求状态方程 4 时序逻辑电路习题解答 78 nQ21 1 00 1 0 nnQ2 0 n21Q 0 0 1 0 nQ210 0 1 1 0 nnQ012 0 0 0 1 1 1 1 0 0 1 0 0 0 1 1 1 1 0 0 1 0 0 0 1 1 1 1 0 0

27、1 1 1 1 1 0 nnQ02 （4）逻辑图 C P 1 D C 1 F F 1 1 D C 1 F F 2 Q 2 Q 1 1 D C 1 F F 0 Q 0 1 & Q 0 1&Q 2 1 & Q 1 0&Q 2 1 Q 12& Q 0 A B C （4）仿真结果 4 时序逻辑电路习题解答 79 19表 P4.19 为循环 BCD 码的编码表，试用 JK 触发器设计一个循环 BCD 码十进制 同步加法计数器，并将其输出信号用与非门电路译码后控制交通灯：红灯 R、绿灯 G 和黄 灯 Y。要求一个工作循环为：红灯亮 30 秒，黄灯亮 10 秒，绿灯亮 50 秒，黄灯亮 10 秒。 要求写出

28、设计过程，并画出 CP、R 、G 和 Y 的波形图。写出设计过程并用 QuartusII 软件 仿真。 表 P4.19 循环 BCD码 十进制数 D C B A 十进制数 D C B A 0 0 0 0 0 5 1 1 1 0 1 0 0 0 1 6 1 0 1 0 2 0 0 1 1 7 1 0 1 1 3 0 0 1 0 8 1 0 0 1 4 0 1 1 0 9 1 0 0 0 解：（1）列出状态真值表 nQ32n1Q013n21nQ0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 0 1 1 0 0 1 0 0 1 0 0 1 1

29、0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 1 1 0 0 1 4 时序逻辑电路习题解答 80 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 1 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 （2）求状态方程 n3Q 0 0 0 0 1 11 1 0 1 0 0 0 1 1 0 1 1 211 01 10 10 0 1n2Q3 0 0 0 1 1 00 0 0 0 0 0 0 1 1 0 1 1

30、n 1 01 10 10 0 nnnnnn QQQQ 30123201302323 ）（ 3011 1n n3 0 1 1 1 1 10 1 0 0 0 0 0 1 1 0 1 1 21 01 10 10 0 3 1 1 0 0 0 11 0 0 0 0 0 0 1 1 0 1 1 21 01 10 10 0 nnnnnn QQQQ 130103013101 ）（ nnnnn 012313012313 ）（）（ （3）驱动方程 ，nQJ23nnQK0123 ，013 4 时序逻辑电路习题解答 81 ，nQJ031nK301 ，nJ230nQ12 （4）电路图 0Q1Q2Q Q 0 Q 1 1

31、J 1 J 1 J C 1C 1 C 1 1 K 1 K 1 K Q 2 C P 3QQ 31 JC 1 1 K & 1 1 & & & & 1 （5）自启动校验 从状态表可知，无效状态通过几个 CP 脉冲以后能够进入有效循环，所以能够自启 动。 （6）译码电路设计 真值表 Q3 Q2 Q1 Q0 R G Y Q3 Q2 Q1 Q0 R G Y 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 1 0 0 1 1 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 1 0 1 0 1 1 0 0 1 0 0 1 1 1 1 1

32、1 0 0 1 0 1 1 0 0 1 0 1 0 0 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 表达式 n3Q 1 1 1 0 0 00 0 0 0 0 0 0 1 1 0 1 1 21 01 10 10 0 n3Q 0 0 0 0 1 11 1 0 1 0 0 0 1 1 0 1 1 211 01 10 10 0 n3Q 0 0 0 1 0 00 0 1 0 0 0 0 1 1 0 1 1 211 01 10 10 0R G Y 31QR 302QG 1323QY 4 时序逻辑电路习题解答 82 仿真波形 20图 P4.20 为一个米里型序列检测器的状态转换图。用

33、 D 触发器实现该电路，并用 QuartusII 软件对该电路进行仿真，说明逻辑功能。（S 0、S 1、S 2 的编码分别为 00、01、11） Z/X 0 / 0 1 / 0 1 / 0 0 / 0 1 / 1 0 / 0 S 0 S 1 S 2 图 P4.20 解：（1）根据题意列出电路的状态表： X nQ1n01nQ10nZ 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 1 0 1 0 0 0 1 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 （2）状态方程： 4 时序逻辑电路习题解答 83 X1nQ 0 0 0 0

34、 1 1 1 0 0 0 0 1 1 1 1 0 X Z 0 0 0 0 10 nQ1 1 0 0 0 0 1 1 1 1 0X 10nQ 0 1 1 1 1 0 0 1 0 0 0 1 1 1 1 0 ， ， 1011QXQn 100QXn1XQZ （3）输出方程： Z （4）驱动方程： 101QXD （5）电路图 & Z 1 D C 1 C P 1 D C 1 X F F 0 F F 1 & 1 & 1 1 Q 1 Q 0 （6）仿真结果 逻辑功能：该电路统计输入 1 的个数，当 X 输入 3 个 1（不需要连续输入）时，输出 Z 为 1。 21设计一个串行编码转换器，把一个 8421BC

35、D 码转换成余 3BCD 码。输入序列 （X）和输出序列均由最低有效位开始串行输入和输出。要求将串行编码转换器设计成米 里型状态机。 解：如果 8421BCD 码的所有位同时可用，那么码转换器可以用一个 4 输入-4 输出的 组合逻辑电路来实现。但在这里 BCD 码是串行传输的数据，因此，必须用时序逻辑电路 来实现。 （1）列出状态转换图 表 1 所示为 8421BCD 码和余 3BCD 码的对应表 4 时序逻辑电路习题解答 84 8421BCD 码 余 3BCD 码 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0

36、 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 状态设定 设初始状态为 S0，当 8421BCD 码第一位到达时，如果 X=0，加上 1，则 Y=1（没有 进位） ，进入状态 S1（表示第一次加运算后没有进位） ；如果 X=1，加上 1，则 Y=0（有进 位） ，进入状态 S2（表示有进位） 。 当 8421BCD 码第二位到达时，如果在状态 S1，则若 X=0，加上 1，则 Y=1，且没有 进位，进入状态 S3；若 X=1，加上 1，则 Y=0，且

37、有进位，进入状态 S4。如果在状态 S2，则若 X=0，加上 1，则 Y=0，且有进位，进入状态 S4；若 X=1，加上 1，则 Y=1，且 有进位，进入状态 S4。 当 8421BCD 码第三位到达时，如果状态为 S3，则无任 X=0 还是为 1，进入状态 S5（无进位） ；如果状态为 S4，当 X=0 时，进入状态 S5，如果 X=1，状态进入 S6。 当 8421BCD 码第四位到达时，不管状态为 S5 还是 S6 均回到 S0。状态转换图如图所 示。 1 / 0 0 / 0 0 / 1 S 0 S 1 S 2 S 3 S 4 S 5 S 6 0 / 0 0 / 0 1 / 0 0 /

38、0 0 / 1 0 / 0 0 / 1 1 / 1 1 / 1 1 / 1 状态表 下一状态 Z 当前状态 X=0 X=1 X=0 X=1 S0 S1 S2 1 0 S1 S3 S4 1 0 4 时序逻辑电路习题解答 85 S2 S4 S4 0 1 S3 S5 S5 0 1 S4 S5 S6 1 0 S5 S0 S0 0 1 S6 S0 1 状态编码 为了减少逻辑门的数量，状态编码采用以下原则： （1）在给定输入的情况下，有相同次态的状态应给予只有一位不同的相邻赋值； （2）同一状态的次态应给予相邻赋值； （3）在给定输入的情况下，输出相同的状态给予相邻赋值。 因此，状态编码如图所示。 nQ2

39、 S 0 S 1 1 1 0 0 0 0 1 1 1 1 0 S 2 S 5S 3 S 6S 4 根据状态编码，列出状态转换真值表。 2nQ10n YnQ210 X=0 X=1 X=0 X=1 000 001 101 1 0 001 111 011 1 0 101 011 011 0 1 111 110 110 0 1 011 110 010 1 0 110 000 000 0 1 010 000 1 100 4 时序逻辑电路习题解答 86 X 0 1 1 0 1 0 0 0 1 0 1 0 0 0 1 1 0 1 1 n2Q1 1 01 10 10 0 0 0 X 0 1 1 0 1 0 1

40、 1 0 1 1 0 0 0 1 1 0 1 1 n2Q1 1 01 10 10 0 1 0X 1 1 0 0 0 0 0 1 1 1 0 0 0 0 1 1 0 1 1 n2Q1 1 01 10 10 0 1 0 X 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 0 1 1 n2QY 1 01 10 10 0 1 0 nnnn 1122 n0QnQ n2XQY 逻辑图 F F 0 1 D C 1 F F 1 1 D C 1 F F 2 1 D C 1 C P nn0Qn1n2Q X & n0Q & & & n012nQ YXn10 1 & & & 22根据同步二进制计数器的

41、构成规律，用上升沿触发 T 触发器和与非门设计 8 进制 加减计数器，当 M=0 时为加法计数器，当 M=1 时为减法计数器，并要有进位和借位输出 信号。画出电路。 4 时序逻辑电路习题解答 87 解： Q 0 F F 0 Q 1 Q 2 C P 1 T 0 T 1 T 2 1 M & & C O B O & & & & & & 1 T C 1 1 T C 1 1 T C 1 F F 1 F F 2 23由四位二进制计数器 74161 及门电路组成的时序电路如图 P4.23 所示。要求： （1）分别列出 X=0 和 X=1 时的状态图； （2）指出该电路的功能。 1 1 1 &RDL 0 0

42、10 RDL111 1 1000 & 7 4 1 6 1 Q 0 Q 1 Q 2 Q 3 D 0 D 1 D 2 D 3 E P E T C O L D C P R D C P 7 4 1 6 1 Q 0 Q 1 Q 2 Q 3 D 0 D 1 D 2 D 3 E P E T C O L D C P R D C P X 1 1 RD L 0 0 1 1 7 4 1 6 1 Q 0 Q 1 Q 2 Q 3 D 0 D 1 D 2 D 3 E P E T C O L D C P R D C P Y 图 P4.23 图 P4.24 0 1 0 0 0 1 0 1 0 1 1 02 Q13 1 0 0

43、 0 0 1 1 1 解：（1）X=0 时，电路为 8 进制加计数器，状态转换图为： 1 0 0 0 1 1 0 0 2Q31 0 0 1 1 0 1 1 1 0 1 0 1 1 1 1 1 1 1 0 1 1 0 1 （2）X=1 时，电路为 5 进制加计数器，状态转换图为： 4 时序逻辑电路习题解答 88 1 0 0 0 1 1 0 0 2Q31 0 0 1 1 0 1 1 1 0 1 0 24由四位二进制计数器 74161 组成的时序电路如图 P4.24 所示。列出电路的状态表， 假设 CP 信号频率为 5kHz，求出输出端 Y 的频率。 解：状态图如图所示： F 信号为 CP 信号的五

44、分频，因此其频率为 1kHz。 25由四位二进制计数器 74LS161 和 4 位比较器 74LS85 构成的时序电路如图 P4.25 所示。试求： （1）该电路的状态转换图； （2）工作波形图； （3）简述电路的逻辑功能； （4）对电路做适当修改，实现 N（N16）进制计数 。 开机清零 1 1 B 3 B 2 B 1 B 0 A 3 A 2 A 1 A 0 7 4 L S 8 5 1 1 I （ A B ） I （ A = B ） I （ A B ） Y （ A B ） Y （ A = B ） Y （ A B ） 1 1 RD C P LD7 4 1 6 1Q 0 Q 3Q 2Q 1E T

45、E P C P D 0 D 3 D 2 D 1 C O L D R D P4.25 解：（1） 0 1 1 10 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 2Q3 1 0 0 01 0 1 0 1 0 0 1 （2） 4 时序逻辑电路习题解答 89 C P Q 0 Q 2 Q 1 Q 3 （3）11 进制加法计数器 （4）将 N 从 74LS85 的 B3B2B1B0 输入即可。 26如图 P4.26 所示为由计数器和数据选择器构成的序列信号发生器，74161 为四位 二进制计数器，74LS151 为 8 选 1 数据选择器。请问： （1）74161 接成了几进制的计数器？ （2）画出输出 CP、Q 0、Q 1、 Q2、L 的波形（CP 波形不少于 10 个周期