第十章VerilogHDL语言初步.ppt

1、P.1,计算机系统综合课程设计,主讲杨全胜东南大学计算机科学与工程学院,课程简介,P.2,课程设计的总目标,利用EDA与IP核开发技术，设计一个带有MiniSys指令集的CPU核与若干接口部件核的SOC芯片，并为该SOC提供原始的BIOS、一个miniSys汇编器或Mini C编译器以及一个带全屏编辑的IDE。初步学会SOC的开发，了解一个工程项目的开发过程初步理解软件、硬件协同设计,P.3,本课程直接涵盖的知识点,硬件类,软件类,CPU及整机设计（计算机组成原理）,BIOS与接口驱动程序设计,模拟电路、数字逻辑电路设计,嵌入式系统,SOC芯片设计,计算机系统结构,外围接口电路设计,操作系统,

2、编译系统,数据库,数据结构,C+,JAVA,离散数学,计算机系统综合设计,电子商务,多媒体技术,算法设计、数值分析、信号与系统、计算机理论课程、数学基础课程,汇编语言,软件工程,C#,P.4,MiniSys CPU(单核/双核/流水线/超标量),运算单元,控制单元,译码单元,4KBRAM,4KBROM,取指单元,中断控制,总线仲裁,数码管控制器,44键盘控制器,PWM控制器,定时/计数器,看门狗,简易UART,MiniSysBus,MiniSys BIOS,MiniSys 汇编器/ MiniC 编译器/IDE,MiniSys 应用程序,课程设计的内容,P.5,硬件设计部分,基本要求CPU设计。

3、设计一个可运行指定的31条MIPS指令的RISC型MiniSys 32位微处理器。 存储器设计。设计哈佛结构存储器，有独立的4KB的指令存储器和4KB的数据存储器。接口部件设计。2个16位定时/计数器、44键盘控制器、4位7段数码管控制器、简单UART串行通信控制器、看门狗控制器的设计。,P.6,硬件设计部分,较高要求（必要时可以增加指令）中断设计。2个中断源，两级中断优先级扩展中断到2个中断源，增加可编程中断控制器用不同的方法实现移位指令，并分析对主频和功耗上的影响增加乘法器、除法器等功能部件流水线CPU设计,P.7,硬件设计部分,更高要求（必要时可以增加指令）超标量CPU、指令多发射的设计

4、考虑SIMD的处理部件的设计增加浮点流水线的设计考虑Cache设计问题指令预取与分支预测模块的设计仔细分析IBM, SUN, Intel, AMD等公司的多核处理器结构，初步设计一个双核或多核CPU,P.8,软件设计部分,基本要求MiniSys32汇编器的设计带有全屏编辑器的集成开发环境硬件各部件测试程序的设计综合测试程序的设计（简单应用程序）较高要求基本输入输出系统BIOS的设计Mini C编译器探讨如何利用系统软件加强硬件功能,P.9,软件设计部分,更高要求探讨如何在编译器一级提高程序效率 初步探讨程序如何充分利用双核，软硬件该作何配合 探讨一下运行于MiniSys的Runtime系统,P

5、.10,通过课程应该得到的锻炼,通过综合实践课程，提高自己动手能力和综合分析问题能力通过解决实际问题，提高自己的调试系统的能力通过开放的课题，学会探索与研究，锻炼自己的自主学习与创新能力通过小组合作，学会与人沟通的能力通过设计总结报告，锻炼撰写文档的能力通过验收环节，锻炼自己语言表达能力,通过课程应该得到的锻炼,P.11,通过综合实践课程，提高自己动手能力和综合分析问题能力通过解决实际问题，提高自己的调试系统的能力通过开放的课题，学会探索与研究，锻炼自己的自主学习与创新能力通过小组合作，学会与人沟通的能力通过设计总结报告，锻炼撰写文档的能力通过验收环节，锻炼自己语言表达能力,不抛弃，不放弃,课

6、程的安排,课程设计安排答疑当面答疑：每周三下午6-9节，计算机楼529（计算机系统综合实验室）或524（办公室）答疑网上答疑：工作日每晚22点-23点在QQ群答疑验收地点：计算机楼529，时间另定验收形式演示（下载或仿真）答辩设计报告,P.12,P.13,课程的实施方案,实验以4人为一组，一组交一份设计报告。请各组指定一名组长，并在下次课将分组的成员名单报上来。请每位同学务必确认自己在某一组中，并完成好组长分配的任务。短学期加长学期第8周前完成设计与与验收，验收包括交实验报告、现场仿真或下载演示以及答辩。先做完的组可以先申请验收，届时会通知各组到计算机系统综合实验室（计算机楼北504）进行验收

7、。杜绝拷贝抄袭现象，验收时同组成员必须全部到场，各人负责自己所作部分的演示和答辩。组长还负责陈述本组设计的特色。,P.14,设计报告内容,设计报告包含纸质版设计报告和电子文档电子文档中包括全部的源程序（ Verilog程序、BIOS程序、测试程序、应用程序、汇编器与编译器程序）、可执行程序、图和设计报告的电子版。设计报告文档格式的电子版请到网站下载。纸质的设计报告包括本组人员及各人负责的设计部分设计的技术特点、系统体系结构描述、各部分实现方案和特点、系统功能描述、软件使用方法、性能分析。相关部件的关键Verilog程序（不要全部，但需含注释）或gdt图提供举例用vwf文件进行的仿真的验证图若干

8、幅。BIOS程序，含注释与调用说明。课程设计总结（包括设计的总结和还需改进的内容与收获）,P.15,课程资源,教材杨全胜、翟玉庆、王晓蔚、张志政、吴强编写，“计算机系统综合课程设计”，清华大学出版社,2008参考书朱子玉，李亚民，CPU芯片逻辑设计技术，清华大学出版社，2005李亚民，计算机原理与设计-Verilog HDL版，清华大学出版社，2011John Paul Shen，,Mikko H.Lipasti，张承义等译，现代处理器设计超标量处理器基础，电子工业出版社，2004D. Sweetman, see MIPS run（MIPS体系结构透视，影印版，第二版），机械工业出版社，200

9、7 Alfred VAho，编译原理(龙书)，机械工业出版社，2007,P.16,课程资源,参考书Randal E.Bryant / David OHallaron, Computer System-AProgramerPerspective（深入理解计算机系统，中文版或英文版，第二版），机械工业出版社，2011 David A.Patterson/John L.Hennessy, Computer Organization and Design-The Hardware/Software Interface, Fourth Edition（计算机组成与设计：硬件/软件接口，英文版，第四版），

10、机械工业出版社，2010 John L.Hennessy/David A.Patterson, Computer Architecture: A Quantitative Approach, Fourth Edition（计算机系统结构量化研究方法，英文版或中文版，第四版），机械工业出版社（英文版）电子工业出版社（中文版），2007 Kunle Olukotun，片上多处理器体系结构改善吞吐率和延迟的技术 ，机械工业出版社,课程资源,课程网站http:/ C编译器的设计2008年：浮点流水、SDRAM控制器、MiniSys IDE的设计,计算斐波那契数列,P.20,历届优秀设计与相关毕设,2009年：分支预测、指令预取、Cache、双核CPU的设计2009年：采用自己的Yacc和Lex来辅助实现编译器,P.21,历届优秀设计与相关毕设,2010年：三核处理器、SMT技术、三层存储结构的SoC、彩色液晶驱动、步进电机控制等的设计,P.22,历届优秀设计与相关毕设,2011年：软件模拟实验台,P.23,历届优秀设计与相关毕设,2012年：Trace Cache的研究，PS2、VGA接口的引入,P.24,学生设计报告,