温馨提示：由于个人手机设置不同，如果发现不能下载，请复制以下地址【https://www.wenke99.com/d-4956094.html】到电脑端继续下载（重复下载不扣费）。
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。 2: 试题试卷类文档，如果标题没有明确说明有答案则都视为没有答案，请知晓。 3: 文件的所有权益归上传用户所有。 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。 5. 本站仅提供交流平台，并不能对任何下载内容负责。 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
本文（采用中大规模集成电路的逻辑设计.doc）为本站会员（bo****9）主动上传，文客久久仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私，请立即通知文客久久（发送邮件至hr@wenke99.com或直接QQ联系客服），我们立即给予删除！
笫六幸采用中、大规穠集成电路的建辑设计采用SSI进行逻辑设计时，逻辑设计和元件 选择是相互独立的，设计追求的目标是最小化， 即尽量减少门和触发器的数量。采用MSI或LSI进行逻辑设计时，最小化也 不再是追求的目标，因为一个器件内门和触发器 的数量是确定的。这种设计方法的关键是以MSI 和LSI器件的功能为基础，从设计要求的逻辑功 能描述出发，合理地选用器件，充分利用器件本 身所具有的功能，减少SSI器件和连线的数量。6.16、1二进制并行加法器二进制并行加法器除能实现二进制加法运算外，还可实现代码转换、二进制减法运算，二进制乘法运算，十进制加法运算等功能。CiA.Bi全加器的逻辑醒C = A/i+A/C-i+i-i+A/QiSi = AAG-i+AiBicii =Aj Bj C(1 = Pj CPj = Aj Bt Gj = AjBjCi = AiBi + Bici_i + AG-i= A +超前进位加法器提高工作速度的途径：设法减小进位信号的传递时间C = PC
Copyright © 2018-2021 Wenke99.com All rights reserved
工信部备案号：浙ICP备20026746号-2
公安局备案号：浙公网安备33038302330469号
本站为C2C交文档易平台，即用户上传的文档直接卖给下载用户，本站只是网络服务中间平台，所有原创文档下载所得归上传人所有，若您发现上传作品侵犯了您的权利，请立刻联系网站客服并提供证据，平台将在3个工作日内予以改正。
