温馨提示：由于个人手机设置不同，如果发现不能下载，请复制以下地址【https://www.wenke99.com/d-5138024.html】到电脑端继续下载（重复下载不扣费）。
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。 2: 试题试卷类文档，如果标题没有明确说明有答案则都视为没有答案，请知晓。 3: 文件的所有权益归上传用户所有。 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。 5. 本站仅提供交流平台，并不能对任何下载内容负责。 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
本文（毕业设计中期进度报告.doc）为本站会员（小陈）主动上传，文客久久仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私，请立即通知文客久久（发送邮件至hr@wenke99.com或直接QQ联系客服），我们立即给予删除！
.毕业设计中期进度报告. 毕业设计（论文）题目基于FPGA多功能数字钟设计. 简述开题以来所作的具体工作和取得的进展或成果，今后的安排从确定毕业设计题目到完成开题报告至今，根据毕业设计计划安排，主要做了下列工作：查找有关FPGA的资料，通过网络，详细的了解了什么是FPGA，FPGA与数字钟之间有什么关系？本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数，具有校对功能以及整点报时功能。伴随着集成电路技术的发展，电子技术自动化（EDA）技术逐渐成为数字电路技术的重要手段。基于FPGA的EDA技术的发展和应用领域的扩大与深入，使得EDA技术在电子信息、通信、自动控制、计算机等领域的重要性日益突出。本设计给出了一种基于FPGA的多功能数字钟方法，采用EDA作为开发工具，VHDL语言和图形输入为硬件描述语言，Quartus作为运行程序的平台，编写的程序经过调试运行，波形仿真验证，下载到EDA实验箱的FPGA芯片，实现了设计目标。系统主芯片采用Cyclone系列EP3C16Q240C8。采用自顶向下的设计思想，将
Copyright © 2018-2021 Wenke99.com All rights reserved
工信部备案号：浙ICP备20026746号-2
公安局备案号：浙公网安备33038302330469号
本站为C2C交文档易平台，即用户上传的文档直接卖给下载用户，本站只是网络服务中间平台，所有原创文档下载所得归上传人所有，若您发现上传作品侵犯了您的权利，请立刻联系网站客服并提供证据，平台将在3个工作日内予以改正。
