2016年计算机组成原理 ( 第3次 )作业.doc

1、 第 3次作业 一、单项选择题（本大题共 50分，共 25 小题，每小题 2 分） 1. 集中式总线仲裁中 ,( )响应时间最快 . A. 菊花链方式 B. 计数器定时查询方式 C. 独立请求方式 2. 下面描述 RISC指令系统中基本概念不正确的句子是 ( ) A. 选取使用频率高的一些简单指令 ,指令条数少 B. 指令长度固定 C. 指令格式种类多 ,寻址方式种类多 D. 只有取数 /存数指令访问存储器 3. 目前大多数集成电路生产中 ,所采用的基本材料为 ( ) A. 单晶硅 B. 非晶硅 C. 锑化钼 D. 硫化镉 4. 设字长 32位 ,使用 IEEE754格式 ,则阶码采用 ( )

2、表示 A. 补码 B. 原码 C. 移码 D. 反码 5. 操作控制器的功能是 ( ) A. 产生时序信号 B. 从主存取出一条指令 C. 完成指令操作码译码 D. 从主存取出指令 ,完成指令操作码译码 ,并产生相关的操作控制信号 ,以解释执行该指令 6. 静态 RAM利用（ ）。 A. 电容存储信息 B. 触发器存储信息 C. 门电路存储信息 D. 读电流存储信息 7. 堆栈的存取原则是（ ） A. 先进先出 B. 后进先出 C. 后进后出 D. 随机存取 8. 用 16 位字长（其中 1 位符号位）表示定点整数时 ,所能表示的数值范围是 ( ) A. 0,216 1 B. 0,215 1

3、C. 0,214 1 D. 0,215 9. 下列因素中，与 CACHE的命中率无关的是 ( )。 A. 主存的存取时间 B. 块的大小 C. CACHE的组织方式 D. CACHE的容量 10. 单地址指令是指（ ） A. 指令只需要一个操作数 B. 指令所需要的操作数从该地址开始的多个单元 C. 指令中提供的地址只是用于存放结果 D. 指令隐含提供了所需的其他操作数 11. 按其数据流的传送过程和控制节拍来看 ,阵列乘法器可认为是 ( ) A. 全串行运算的乘法器 B. 全并行运算的乘法器 C. 串 并行运算的乘法器 D. 并 串行运算的乘法器 12. 会产生 DMA请求的总线部件是 (

4、) A. 任何外设 B. 高速外设 C. 需要与主机批量交换数据的外设 D. 具有 DMA接口的外设 13. 在虚拟存储器中 ,当程序正在执行时 ,由 ( )完成地址映射 A. 程序员 B. 编译器 C. 装入程序 D. 操作系统 14. 计算机中不能通过编程访问的是（ ） A. 暂存器 B. 变址寄存器 C. 主存储器 D. 通用寄存器 15. 八位微型计算机中乘除法大多数用 ( )实现 . A. 软件 B. 硬件 C. 固件 D. 专用片子 16. 某机字长 64位 ,存储器容量是 32MB，若按半字编址 ,那么它的寻址范围是( ) A. 64M B. 32M C. 16M D. 7M 1

5、7. 下列说法错误的是（ ） A. I/O接口与主存储器相连 B. I/O接口与 I/O设备相连 C. I/O接口与系统总线相连 D. I/O 设备可以进行信息的转换 18. 下列说法中正确的是： ( )。 A. 虚拟存储器技术提高了计 算机的速度 B. 若主存由两部份组成，容量分别为 2n和 2m，则主存地址共需要 n+m 位 C. 闪速存储器是一种高密度、非易失性的读写半导体存储器 D. 存取时间是指连续两次读操作所需间隔的最小时间 19. 下面哪种情况下 ,可能不发生中断请求 ( ) A. DMA 操作结束 B. 一条指令执行完毕 C. 机器出现故障 D. 定时时间到 20. 磁盘存储器

6、的等待时间通常是指 ( ) A. 磁盘旋转半周所需的时间 B. 磁盘转 2/3周所需时间 C. 磁盘转 1/3周所需时间 D. 磁盘转一周所需时间 21. 下列关于微操作 的描述正确的是 ( ) A. 同一 CPU周期中 ,可以并行执行的微操作叫相容性微操作 B. 同一 CPU周期中 ,不可以并行执行的微操作叫相容性微操作 C. 同一 CPU 周期中 ,可以并行执行的微操作叫相斥性微操作 D. 在不同的 CPU周期 ,可以并行执行的微操作叫相斥性微操作 22. 异步控制常用于 ( )作为其主要控制方式。 A. 在单总线结构计算机中访问主存与外围设备时 B. 微型机的 CPU控制中 C. 组合逻

7、辑控制的 CPU 中 D. 微程序控制器中 23. 从吞吐量来看 ,( )最强 A. 三总线系统 B. 单总线系统 C. 双总线系统 24. 浮点运算器的描述中 ,正确的句子是 ( ). A. 阶码部件可实现加、减、乘、除四种运算 B. 阶码部件只进行阶码相加、相减和比较操作 C. 阶码部件只进行阶码相加、相减操作 D. 尾数部件只进行乘法和除法运算 25. 请在以下叙述中选出两个正确描述的句子是 ( ). (1)同一个 CPU 周期中 ,可以并行执行的微操作叫相容微操作 . (2)同一个 CPU周期中 ,不可以并行执行的微操作叫相容微操作 (3)同一个 CPU周期中 ,可以并行执行的微操作叫

8、相斥微操作 (4)同一个 CPU 周期中 ,不可以并行 执行的微操作叫相斥微操作 A. (1)(3) B. (2)(4) C. (2)(3) D. (1)(4) 二、问答题（本大题共 50 分，共 5 小题，每小题 10 分） 1. 已知 x和 y的二进制值，用补码运算求 x+y补 和 x-y补 ，指出结果是否溢出 (1) x =0.10111， y =0.11011 (2) x =0.11101， y =0.10011 (3) x =0.11011， y =0.01010 (4) x =-0.11111， y =0.11011 2. 程序查询方式和程序中断方式都要由程序实现外 围设备的输入

9、/输出，它们有何不同？ 3. 组合逻辑控制器的设计的主要步骤是什么？ 4. 某计算机系统字长为 32bit,主存以字节编址。试画图说明存储器的编址情况。 5. 一个组相联映象 Cache由 64个存储块构成，每组包含 4个存储块。主存包含 4096个存储块，每块由 128字组成。访存地址为字地址。 (1) 求一个主存地址有多少位？一个 cache地址有多少位？ (2)计算主存地址格式中，区号、组号、块号和块内地址字段的位数。 答案： 一、单项选择题（ 50 分，共 25 题，每小题 2 分） 1. C 2. C 3. A 4. C 5. D 6. B 7. C 8. B 9. A 10. D

10、11. B 12. D 13. D 14. A 15. A 16. D 17. A 18. C 19. B 20. A 21. A 22. A 23. A 24. B 25. D 二、问答题（ 50 分，共 5 题，每小题 10 分） 1. 参考答案： (1)x+y补 =0.10111+0.11011=1.10010(溢出 ) x-y补=0.10111+1.00101=1.11100 (2)x+y补 =0.11101+0.10011=1.10000(溢出 ) x-y补 =0.11101+1.01101=0.01010 (3)x+y补 =0.11011+1.10110=0.10001 x-y补=

11、0.10111+0.11011=1.00101(溢出 ) (4)x+y补 =1.00001+0.11011=1.11100 x-y补 =1.00001+1.00101=0.00110(溢出 ) 解题方案： 补码 评分标准： 2. 参考答案： 程序查询方式是用户在程序中安排一段输入输出程序，它由 I/O指令、 测 试指令和转移指令等组成。 CPU一旦启动 I/O后，就进入这段程序，时刻查询 I/O准备的情况若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出的全部过程中， CPU停止自身的操作。 程序中断方式虽也要用程序实现外部设备的输入输出，但它只是以中断服务程序的形 式插入到用户现行程序

12、中。即 CPU启动 I/O后，继续自身的工作，不必查询 I/O 的状态。 而 I/O被启动后，便进入自身的准备阶段，当其准备就绪时，向 CPU提出中断请求，此时若满足条件， CPU暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送 。 解题方案： 输入输出系统 评分标准： 3. 参考答案： 组合逻辑控制器的设计方法是用大量的逻辑门电路，按一定的逻辑规则组合成一套逻辑网络来产生各机器指令的操作控制信号。其设计过程一般经历下列步骤： 1）根据给定的数据通路和指令功能排列出各条指令的操作控制步骤序列。 2） 确定机器的状态周期，节拍和工作脉冲。根据指令的功能和器件的速度，确定指令执行

13、过程中状态周期及周期的基本时间。 3）列出每个控制信号的逻辑表达式。确定了每条指令在每一个状态周期中每一个节拍内所完成的操作时，也就得到了相应的操作控制信 号的表达式。 所有的操作控制信号的逻辑表达式组成了一个复杂的逻辑网络。 解题方案： 组合逻辑控制器 评分标准： 4. 参考答案： 字长为 32bit ， 4 个字节组成一个字。主存以字节编址，编址情况如下图所示。此时：字节地址为 XX XXXX（ 0， 1， 2， 3， 4，）半字地址为 XX XXX0 （ 0， 2， 4， 6， 8，）字地址为 XX XX00 （ 0， 4， 8， 12，）双地址为 XX X000 （ 0， 8， 16，）其中 X表示可为 1或 0，除字节地址外，其他 3种格式，都是以高位字节地址为各自的地址。 解题方 案： 存储系统 评分标准： 5. 参考答案： (1) 因为主存包含 4096=212 个块， cache 中包含 64=26 个块，每个块包含 128=27 个字，所以主存字地址为 12+7=19 位， cache 字地址为 6+7=13 位 (2) 区号为 19-13=6位，组号为 6-2=4位，块号为 2位，块内地址为 7位 解题方案： Cache 评分标准：