基于单片机和FPGA的任意频率发生器设计【开题报告】.doc

1、毕业设计开题报告 电子信息工程 基于单片机和 FPGA 的任意频率发生器设计 1 选题的背景、意义 单片机诞生于 20 世纪 70 年代末，经历了 SCM、 MCU、 SoC 三大阶段。目前单片机渗透到我们生活的各个领域，几乎很难找到哪个领域没有单片机的踪迹。导弹的导航装置，飞机上各种仪表的控制，计算机的网络通讯与数据传输，工业自动化过程的实时控制和数据处理，广泛使用的各种智能 IC 卡，民用豪华轿车的安全保障系统，录象机、摄象机、全自动洗衣机的控制，以及程控玩具、电子宠物等等，这些都离不开单片机。更不用说自动控制领域的机器人、智能 仪表、医疗器械了。因此，单片机的学习、开发与应用将造就一批计

2、算机应用与智能化控制的科学家、工程师。 1-3 直接数字频率合成（简称 DDS）是一种新的频率合成技术，同传统的直接频率合成（ DS），锁相环间接频率合成（ PLL）方法相比，它具有很多优点，如频率切换时间短，频率分辨率高，相位变化连续，容易实现对输出信号的多种调制等。近几年来，疙瘩芯片制造厂商都继续推出各种各样的高性能，多功能的 DDS 专用芯片，为电路设计者提供了多种选择，满足了工程的实际需要。但 DDS 专用芯片确实固定的，使用不灵活。二用 FPGA设计 的 DDS 电路只需要改变 FPGA 中的 ROM 数据， DDS 就可以产生任意波形，而且 FPGA 芯片要比专用 DDS 专用芯片

3、便宜很多倍。因此，采用 FPGA来设计 DDS 系统具有很高的性价比。基于这种技术，用单片机和 FPGA 实现的任意波形发生器，精度高，成本低，实现简单。 DDS 技术，就是根据奈奎斯特采样定理，将模拟信号离散化，然后以二进制形式存放在存储器中。当需要该信号时，以一定的速率重复从存储器中取出数据，送入 D A 转换器转换，再经低通滤波器去除高频分量，平滑输出信号，就得到想要的波形。这种频率合成技术的精度与存储器中的数 据点数、 D A 的转换速率和位数都有着密切的关系。数据点数越多， D A 转换的速率越快，位数越多，合成的频率范围越大，精度越高。 2 相关研究的最新成果及动态 DDS 问世之

4、初，构成 DDS 元器件的速度的限制和数字化引起的噪声，这两个主要缺点阻碍了 DDS 的发展与实际应用。近几年超高速数字电路的发展以及对 DDS 的深入研究， DDS 的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。随着这种频率合成技术的发展，其已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。 1.实时模拟仿真的 高精密信号 在 DDS 的波形存储器中存入正弦波形及方波、三角波、锯齿波等大量非正弦波形数据，然后通过手控或用计算机编程对这些数据进行控制，就可以任意改变输出信号的波形。利用 DDS 具有的快速频率转换、连续相位变换、精确的细调步进的特

5、点，将其与简单电路相结合就构成精确模拟仿真各种信号的的最佳方式和手段。这是其它频率合成方法不能与之相比的。例如它可以模拟各种各样的神经脉冲之类的波形，重现由数字存储示波器（ DSO）捕获的波形。 2.实现各种复杂方式的信号调制 DDS 也是一种理想的调制器，因为合成信号的三个参量 ：频率、相位和幅度均可由数字信号精确控制，因此 DDS 可以通过预置相位累加器的初始值来精确地控制合成信号的相位，从而达到调制的目的。 现代通信技术中调制方式越来越多， BPSK， QPSK， MSK 都需要对载波进行精确的相位控制。而 DDS 的合成信号的相位精度由相位累加器的位数决定。一个 32 位的相位累加器可

6、产生 43 亿个离散的相位电平，而相位精度可控制在810 3 度的范围内，因此，在转换频率时，只要通过预置相位累加器的初始值，即可精确地控制合成信号的相位，很容易实现各种数字调制方式。 3.实现频率精调，作为理 想的频率源 DDS 能有效地实现频率精调，它可以在许多锁相环（ PLL）设计中代替多重环路。在一个 PLL 中保持适当的分频比关系，可以将 DDS 的高频率分辨率及快速转换时间特性与锁相环路的输出频率高、寄生噪声和杂波低的特点有机地结合起来，从而实现更为理想的 DDS PLL混合式频率合成技术。 在频率粗调时用 PLL 来覆盖所需工作频段，选择适当的分频比可获得较高的相位噪声，而 DD

7、S 被用来覆盖那些粗调增量，在其内实现频率精调。这种方案以其优越的相位稳定性和极低的颤噪效应满足了各种系统对频率源苛刻的技术要求。这也是目前开 发应用 DDS 技术最广泛的一种方法。采用这种方案组成的频率合成器已在很高的频率上得以实现。 当然， DDS 的应用不仅限于这些，它还可用于核磁谐振频谱学及其成像、检测仪表等。随着 DDS 集成电路器件速度的飞速发展，它已成为一种可用于满足系统频率要求的重要而灵活的设计手段。 4-8 关于 FPGA 的发展有以下几个方向： 1.规模越来越大，集成度越来越高。早期的 FPGA 规模只有几千门， 2006年 5 月份， Xilinx 公司推出世界上第一个

8、65nm FPGA 系列 Virtex-5。基于65nm 三极栅氧化层技术、 11 层铜 布线工艺、低 K 材料、新型镍硅自对准技术、新型 ExpressFabric 技术和 ASMBL 架构，可以提供 330 000 个逻辑单元（可编程逻辑门约 660 万门）和 1 200 个用户 I /O。 2.速度不断提高，性能不断提升。 Xilinx 2006 年推出的 Virtex-5 LX 性能和利用率都很高，同时功耗大幅度降低。 Virtex-5 LX FPGA 比上一代 90nm FPGA 提供高出 30%的性能，少占用 45%的硅片面积，以及提供比上一代 90nm FPGA 低35%的业界最

9、低动态功耗。 Virtex-5 LX 系列还通过性能 优化的 IP 块拥有了550MHz 时钟频率。高性能 SelectIO 特性提供了到 667Mbps DDR2 SDRAM 和1200Mbps QDR II SRAM 等外部存储器的最快连接。 ALtera 公司于 2006 年 11 月份推出 Stratix III 的 65nmFPGA 系列。 Stratix III 比前一代器件快 25%，密度是前一代 FPGA 的 2 倍，功耗降低了 50%，支持四十多个 I/O 接口标准，具有业界一流的性能、灵活性和信号完整性。 3.I P 库的利用。当前具有 IP 内核的系统级 FPGA 的开发

10、主要体现在两个方面：一 方面是 FPGA 厂商将 IP 硬核（指完成版图设计的功能单元模块）嵌入到FPGA 器件中；另一方面是大力扩充优化的 IP 软核（指利用 HDL 语言设计并经过综合验证的功能单元模块），用户可以直接利用这些预定义的、经过测试和验证的 IP 核资源，有效地完成复杂的片上系统设计。 4.价格越来越低。 FPGA 市场的激烈竞争推动了价格的不断下调。基于SRAM 的 FPGA 的价格下降很快，每 1 万门的单价在 2004 年底降至 1 美元，到 2005 年降至 0.5 美元。 Altera 公司于 2005 年第二季度开始批量生产的低端FPGA Cyc1oneII，其约

11、33 万门的产品将以 22 美元的价格供货。相当于每一万门的单价为 0.65 美元左右。向可编程系统芯片（ SOPC）方向发展。可编程系统级芯片（ SOPC）具有 ASIC 的高集成度、低功耗、小尺寸、低成本的优点，同时具有 FPGA 的低风险、灵活和快速上市的优点。 Altera 推出的支持新款 Cyclone II FPGA 系列的 Nios II 嵌入式处理器，允许设计者在很短的时间内构建一个完整的可编程系统芯片，风险和成本比中小规模的 ASIC 小。实现 PSOC 主要有两种途径 ,一种是在 FPGA 中嵌入专用功能的 IP 核 ，实现 SOC 的功能，另一种是将可编程逻辑 IP 核嵌

12、入到 SOC 中。 9-15 3 课题的研究内容及拟采取的研究方法（技术路线）、研究难点及预期达到的目标 3.1 研究内容 设计一个在单片机和 FPGA 的控制下 ,将存储在 FPGA 的 RAM 中的数据按照一定规律取出 ,并经 D/A 转换器输出模拟波形。 3.2 研究方法 1.单片机部分 本系统的实际设计方案如图 1。图中 ,单片机和 FPGA 组成系统地控制部分 ,用户输入的波形参数需要经过单片机的计算和转化 ,然后送给 FPGA 进行处理 ,二者的读写时序。在外围接口中 ,4 4 行列式键盘 ,用于输入 波形的种类、占空比和频率等参数 ;液晶显示屏 LCD1602,用于显示当前产生的

13、波形参数等信息。 图 1 FPGA 部分 FPGA 使用 Altera 公司的 Cyclone 系列的 EP1C6T144,内部使用 Verilog 语言编写各个子模块的源程序 ,并用顶层原理图的形式将各个模块连接起来。在图 2中 ,顶层模块用于与单片机进行接口通信 ,并对这整个 FPGA 各子模块进行管理。 2.D/A 模块 FPGA输出的信号是数字信号 ,需要经过 D/A转换模块转换成模拟量 ,并经运算放大器输出。本设计准备使用 AD 公司的 D/A 转换器 AD9760,它是 一款精度为10bit 转换速度为 125MSPS 的高速 D/A,同时 ,使用高速运放 AD8056,它是一款低

14、功耗 300MHz带宽 ,电压反馈式运放 ,采用 8Pin-SOP封装 ,内部包含两个运放模块 ,使用方便。 3.低通滤波器 由于采样点的个数有限 ,经过 D/A 转换后的模拟信号并不是特别光滑 ,因此 ,需要对输出信号进行低通处理 ,得到平滑信号。低通滤波器的具体设计要根据实际需要 ,可以采用专用滤波器芯片 ,如 :MAX260,LTC1067等 ,也可以采用简单 RC滤波网络来实现。 3.2 设计线路 1.单片机设计 如图 2,单片机通过检测用户按键 输入 ,判断用户改变哪种参数 (波形种类、频率和占空比 ),在用户对改变的参数确认后 ,经过计算 ,单片机通过 P2 口将数据送入 FPGA

15、,通过 P3.7-P3.4 将命令送到 FPGA 的命令接收端 ,产生相应的波形。 图 2 2.FPGA 软件设计 FPGA 按照如图 3 所示的流程进行工作。如果 FPGA 与单片机的接口部分没有新的数据或命令送入 ,就按照当前的参数值产生波形 ;如果有新的数据或命令送入 ,用新的参数值替换原来的值 ,没有改变的参数值保持不变 ,然后产生波形并送到 D/A 转换器。 图 3 3.3 研究难点 当输入频率逐渐变大时 ，要满足那奎斯特采样定理，想要输出更高频率的波形就需要提高系统时钟频率 Fclk，但这样要想保持较小的频率分辨率 ,就必须增加相位累加器的位数 N， F 与 N 的关系该如何确定

16、. 3.4 预期目标 通过设计实现 1 500kHz 的任意波形，频率分辨率为 1Hz 的信号产生。 4 研究工作详细进度和安排 2010年 11月 29日 2011年 2月 6日 收索有关参考文献，初步拟定系统采取的研究方法、设计路线，完成开题报告的撰写。 2011年 2月 7日 2011年 3月 18日 整理相关资料，确定系统完成的主要功能，绘制系统流程图。 2011年 3月 19日 2011年 4月 21日 进行详细系统分析，完成硬件电路的设计。开始撰写论文大纲及初稿。 2011年 4月 22日 2011年 5月 01日 系统开发与代码设计阶段，实验室里不断调试电路和程序。 2011年

17、5月 01日 2011年 5月 10日 系统功能基本实现，系统修改及优化。 2011年 5月 11日 2011年 5月 30日 完成及提交毕业论文初稿。进一步修改，完成二稿、三稿，直到论文定稿。 5 参考文献 1 王广君 ,王永涛等基于 CPLD 的高精度任意波形发生器的研制 J实验技术与 管理 2009,26(3):74-78. 2 林建英 ,王涛 ,王晓迪基于 DDS技术波形发生器的实验教学研究与实施J实验科学与技术 . 2006,4(1)： 75-78. 3 刘文莉 ,林建英，用单片机与 FPGA实现的 DDS波形发生器 J研究与开发，2007， 26(12)： 27-28 4 蒋献丰

18、,钱卫飞，基于单片机与 FPGA的波形发生器 J中国测试技术， 2008，34(3):78-79 5 王彦 . 基于 FPGA的工程设计与应用 M西安：西安电子科技大学出版社，2007： 272-279. 6 王彦 . 基于 FPGA的工程设计与应用 M西安：西安电子科技大学出版社，2007： 489-496. 7 王彦 ,方艾 ,张清明 . 基于 FPGA的数字波形发生器 J机械与电子， 2004(6)：16-16 8 刘源 ,于亚萍基于 FPGA数控信号发生器的设计 J自动化技术与应用，2009， 28(12):75-77. 9 张毅刚 .单片机原理及应用 M.北京：高等教育出版社 ,20

19、03 10 林志琦 .单片机原理接口及应用（ c 语言版） M.北京：中国水利水电出版社 ,2007 11 陈伟人 . MCS-51 系列单片机实用子程序集锦 M.清华大学出版社 , 1993.3 12 何立民 .单片机应用系统设计 M.北京航空航天大学出版社 ,1993 13 席先觉 .单片微型计算机及其应用 M.高等教育出版社 ,1987 14 Kedar Godbole. Converting Analog Controllers to Smart Controllers with the TMS320C2000DSPsM. Application Note (spra995)- Texas Instruments, 2004. 15 J. Hennessy,N. Jouppi. Computer technology and architecture: an evolving interactionJ. IEEE Computer Magazine, 1991,24(1):18 29.