基于51单片机的数字频率计资料.doc

1、目 录 第 1 节 引言 2 1.1 数字频率计概述 2 1.2 频率测量仪的设计思路与频率的计算 2 1.3 基本设计 原理 3 第 2节 数字频率计（低频）的硬件结构设计 4 2.1系统硬件的构成 4 2.2系统工作原理图 4 2.3AT89C51单片机及其引脚说明 5 2.4信号调理及放大整形模块 7 2.5时基信号产生电路 7 2.6显示模块 8 第 3 节 软件设计 12 3.1 定时计数 12 3.2 量程转换 12 3.3 BCD转换 12 3.4 LCD显示 12 第 4 节 结束语 13 参考文献 14 附录 汇编源程序代码 15 1 基于 51 单片机的数字频率计 第 1

2、节 引言 本应用系统设计的目的是 通过在“单片机原理及应用”课堂上学习的知识，以及查阅资料， 培养一种自学的能力。并且引导一种创新的思维，把学到的知识应用到日常生活当中。在设计的过程中，不断的学习，思考和同学间的相互讨论，运用科学的分析问题的方法解决遇到的困难，掌握单片机系统一般的开发流程，学会对常见问题的处理方法，积累设计系统的经验，充分发挥教学与实践的结合。全能提高个人系统开发的综合能力，开拓了思维，为今后能在相应工作岗位上的工作打下了坚实的基础。 1.1数字频率计概述 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。 它是一种用十进制数字显示被测信号频率的数字测量

3、仪器。它的基本功能是测量正弦信号，方波信号及其他各种单位时间内变化的物理量。 在进行模拟、数字电路的设计、安装、调试过程中， 由于其使用十进制数显示，测量迅速，精确度高，显示直观， 经常要用到频率计。 本数字频率计将 采用定时、计数的方法测量频率，采用一个 1602A LCD 显示器动态显示 6 位数。测量范围从 1Hz 10kHz 的正弦波、方波、三角波，时基宽度为 1us,10us,100us,1ms。用单片机实现自动测量功能。 基本设计原理是直接用十进制数字显示被测信号 频率的一种测量装置。它以测量周期的方法对正 弦波、方波、三角波的频率进行自动的测量。 1.2频率测量仪的设计思路与频率

4、的计算 频率测量仪的设计思路主要是：对信号分频，测量一个或几个被测量信号周期中已知标准频率信号的周期 个数，进而测量出该信号频率的大小，其原理如 右 图1所示。 若被测量信号的周期为，分频数 m1，分频后信号的周期为 T，则： T=m1Tx 。 由图可知： T=NTo （注： To为标准信号的周期，所以 T为分频后信号的周期，则可以算出被测量信图 1 频率测量原理图 2 号的频率 f。 ） 由于单片机系统的标准频率比较稳定，而 是系统标准信号频率的误差，通常情况下很小；而系统的量化误差小于 1，所以由式 T=NTo可知，频率测量的误差主要取决于 N值的大小， N值越大，误差越小，测量的精度越高

5、。 1.3 基本设计 原理 基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正 弦波、方波、三角波的频率进行自动的测量。 所谓“频率”，就是周期性信号在单位时间（ 1s）内变化的次数。若在一定时间间隔 T 内测得这个周期性信号的重复变化次数 N，则其频率可表示为 f=N/T。其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重 复频率等于被测频率fx。时间基准信号发生器提供标准的时间脉冲信号，若其周期为 1s，则门控电路的输出信号持续时间亦准确地等于 1s。闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号

6、结束时闸门关闭，计数器停止计数。由于计数器计得的脉冲数 N 是在 1 秒时间内的累计数，所以被测频率 fx=NHz。 3 第 2节 数字频率计（低频）的硬件结构设计 2.1 系统硬件的构成 本 频率计的 数据采集系统 主要元器件是单片机 AT89C51，由它完成对待测信号频率的计数和结果显示 等功能，外部还要有分频器、显示器等器件。可 分为以下几个模块：放大整形模块、秒脉冲产生模块、换档模拟转换模块、单片机系统、LCD 显示模块。各模块关系图如图 2 所示 ： 图 2 数字频率计功能模块 2.2 系统工作原理图 该系统工作的总原理图如图 3所示 ： 图 3 数字频率计 系统 工作原理图 显示时

7、基电路倍频锁相放大整形单片机被测信号4 2.3 AT89C51 单片机及其引脚说明 89C51 是一种高性能低功耗的采用 CMOS 工艺制造的 8 位微控制器， 它提供下列标准特征： 4K 字节的程序存储器 ， 128 字节的 RAM,32 条 I/O 线， 2 个16 位定时器 /计数器 , 一个 5 中断源两个优先级的中断结构，一个双工的串行口 , 片上震荡器和时钟电路。 引脚说明： VCC：电源电压 GND:地 P0 口： P0 口是一组 8 位漏极开路型双向 I/O 口，作为输出口用时，每个引脚能驱动 8个 TTL 逻辑门电路。当对 0端口写入 1时，可以作为高阻抗输入端使用。 当 P

8、0 口访问外部程序存储器或数据存储器时，它还可设定成地址数据总线复用的形式。在这种模式下， P0口具有内部上拉电阻。 在 EPROM 编程时， P0 口接收指令字节，同时输出指令字节在程序校验时。程序校验时需要外接上拉 电阻。 P1口： P1口是一带有内部上拉电阻的 8位双向 I/O口。 P1口的输出缓冲能接受或输出 4 个 TTL 逻辑门电路。当对 P1 口写 1 时，它们被内部的上拉电阻拉升为高电平，此时可以作为输入端使用。当作为输入端使用时， P1 口因为内部存在上拉电阻，所以当外部被拉低时会输出一个低电流（ IIL）。 P2口： P2是一带有内部上拉电阻的 8 位双向的 I/O端口。

9、P2 口的输出缓冲能驱动 4 个 TTL 逻辑门电路。当向 P2 口写 1 时，通过内部上拉电阻把端口拉到高电平，此时可以用作输入口。作为输入口，因为内部存在上拉电阻，某个引脚被外部信号 拉低时会输出电流（ IIL）。 P2口在访问外部程序存储器或 16位地址的外部数据存储器（例如 MOVX DPTR）时， P2 口送出高 8 位地址数据。在这种情况下， P2 口使用强大的内部上拉电阻功能当输出 1 时。当利用 8位地址线访问外部数据存储器时（例 MOVX R1） ,P2口输出特殊功能寄存器的内容。 当 EPROM编程或校验时， P2口同时接收高 8位地址和一些控制信号。 P3口： P3是一带

10、有内部上拉电阻的 8 位双向的 I/O端口。 P3 口的输出缓冲能驱动 4 个 TTL 逻辑门电路。当向 P3 口写 1 时，通过内部上拉电阻把端口拉到高 电平，此时可以用作输入口。作为输入口，因为内部存在上拉电阻，某个引5 脚被外部信号拉低时会输出电流（ IIL）。 P3口同时具有 AT89C51的多种特殊功能，具体如下表 1所示 : 端口引脚 第二功能 P3.0 RXD (串行输入口 ) P3.1 TXD（串行输出口） P3.2 0INT (外部中断 0) P3.3 1INT （外部中断 1） P3.4 T0（定时器 0） P3.5 T1（定时器 1） P3.6 WR（外部数据存储器写选通

11、） P3.7 RD （外部数据存储器都选通） 表 1 P3口的第二功能 RST:复位输入。当振荡器工作时， RST 引脚出现两个机器周期的高电平将使单片机复位。 ALE/PROG :当访问外部存储器时，地址锁存允许是一输出脉冲，用以锁存地址的低 8位字节。当在 Flash编程时还可以作为编程脉冲输出（ PROG ）。 一般情况下， ALE 是以晶振频率的 1/6输 出，可以用作外部时钟或定时目的。但也要注意，每当访问外部数据存储器时将跳过一个 ALE脉冲。 PSEN ： 程序存储允许时外部程序存储器的读选通信号。当 AT89C52 执行外部程序存储器的指令时，每个机器周期 PSEN 两次有效，

12、除了当访问外部数据存储器时， PSEN 将跳过两个信号。 EA /VPP:外部访问允许。为了使单片机能够有效的传送外部数据存储器从0000H到 FFFH单元的指令， EA 必须同 GND 相连接。需要主要的是，如果加密位1被编程，复位时 EA 端会自动内部锁存。 当执行内部编程指令时， EA 应该接到 VCC端。 XTAL1： 振荡器反相放大器以及内部时钟电路的输入端。 XTAL2： 振荡器反相放大器的输出端。 在本次设计中，采用 89C51作为 CPU处理器，充分利用其硬件资源，结合 D触发器 CD4013，分频器 CD4060，模拟转换开关 CD4051，计数器 74LS90 等数字处理芯

13、片， 主要控制两大硬件模块，量程切换以及显示模块。下面还将详细说明。 6 2.4 信号调理及放大整形模块 放大整形系统包括衰减器、跟随器、放大器、施密特触发器。它将正弦输入信号 Vx 整形成同频率方波 Vo,幅值过大的被测信号经过分压器分压送入后级放大器，以避免波形失真。由运算放大器构成的射级跟随器起阻抗变换作用，使输入阻抗提高。同相输入的运算放大器的放大倍数为（ R1+R2） /R1，改变 R1 的大小可以改变放大倍数。系统的整形电路由施密特触发器组成，整形后的方波送到闸门以便计数。 由于输入的信号幅度是不确定、可能很 大也有可能很小，这样对于输入信号的测量就不方便了，过大可能会把器件烧毁，

14、过小可能器件检测不到，所以在设计中采用了这个信号调理电路对输入的波形进行阻抗变换、放大限幅和整形，信号调理部分电路具体实现电路原理图和参数如下图 4所示： 图 4 2.5 时基信号产生电路： CD4013-双上升沿 D触发器 ，引脚及功能见如下图 5： CD4013 由两个相同的、相互独立的数据型触发器构成。每个触发器有独立的数据置位复位时钟输入和 Q 及 Q 非 输出。此器件可用作移位寄存器，且通过将 Q非输出连接到数据输入，可用作计数器和触发器。在时钟上升沿触发时，加在 D 输入端的逻辑电平传送到 Q输出端。置位和复 位或复位线上的高电平完成。 图 5 CD4013芯片 引 脚 用功能 图

15、 D4D IO D ED3D IO D ED2D IO D E2376 5184U3L M 3 11D1D IO D EC L R 11C L K 13D12D212C L K 211S E T 14S E T 210C L R 213Q15Q16Q29Q28G N D7+ 5V14IC 17 4L S 1 412J1C O N 212J2C O N 2C11 05R1R E S 1R2R E S 1R3R E S 1R4R E S 1R5R E S 1R6R E S 1D5Z E N E R 1V C C 15 V-V C C 1 5VG N DV C C 15 V-V C C 1 5VG

16、N DG N DG N D5VG N DV C CG N D32184U 1AL F 3 53567U 1BL F 3 537 CD4060-14 位二进制串行计数器 ，引脚及功能见如下图 6： CD4060 由一震荡器和 14极二进制串行计数器位组成，震荡器的结构可以是RC 或晶振电路。 CR 为高电平时，计数器清零且振荡器使用无效，所有的计数器位均为主从触发器 CP1 非（和 CP0）的下降沿计数器以二进制进行计数，在时钟脉冲线上使用施密特触发器对时钟上升和下降时间无限制。 图 6 CD4060芯片引脚用功能图 时基信号的产生原理： 本电路采用 32768HZ 晶体震荡器，利用 CD406

17、0 芯片经过 14 级分频得到2HZ的信号（ 32768/214），在经过 CD4013双 D触发器经过二分频得到 0.5HZ的方波，即输出秒脉冲信号使单片机进行计数。 图七 秒 脉冲产生电路原理图 2.6 显示模块 1602 基本技术： 1）、主要功能 A、 40通道点阵 LCD 驱动 ; B、 可选择当作行驱动或列驱动 ; C、 输入 /输出信号 :输出 ,能产生 20 2个 LCD驱动波形 ;输入 ,接受控制器送Q 121Q 132Q 143Q64Q55Q76Q47V S S8 09- 010 111R E S E T12Q913Q814Q 1015V D D16U 10 00 00 0

18、0 00 0C D 4 06 0Q11-Q 12C L O C K 13R E S E T 14D15S E T 16V S S7S E T 28D29R E S E T 210C L O C K 211-Q 212Q213V D D14U2C D 4 01 3C11 0pY23 27 68G N DV C CV C CC20 .1uR71M/I N T O8 出的串行数据和控制信号 ,偏压 (V1 V6); D、 通过单片机控制将所测的频率信号读数显示出来。 2）、技术参数 2.1）极限参数 表 名 称 符 号 标 准 值 单 位 MIN TYPE MAX 电路电源 VDD - VSS -0

19、.3 7.0 V LCD驱动电压 VDD - VEE VDD - 13.5 VDD + 0.3 V 输入电压 VIN -0.3 VDD + 0.3 V 静电电压 - - 100 V 工作温度 -20 +70 C 储存温度 -30 +80 C 2.2） 电参数 表 名 称 符 号 测 试 条 件 标 准 值 单位 MIN TYPE MAX 输入高电平 VIH - 2.2 VDD V 输入低电平 VIL - -0.3 0.6 V 输出高电平 VOH IOH = 0.2mA 2.4 - V 输出低电平 VOL IOL = 1.2mA - 0.4 V 工作电流 IDD VDD = 5.0V 2.0 m

20、A 液晶驱动电压 VDD- VEE Ta = 0 C 4.9 V Ta = 25 C 4.7 Ta = 50 C 4.5 3）、时序特性 表 项 目 符 号 测试条件 标 准 值 单位 MIN TYPE MAX 允许时间周期 TCYCE 5.1a 5.1b 1000 ns 允许脉冲宽度 ,高电平 PWEH 450 - - ns 允许上升和 下降时间 tEr tEf - - 25 ns 地址建立时间 tAS 140 - - ns 数据延迟时间 tDDR - - 320 ns 数据建立时间 tDSW 195 - - ns 数据保持时间 tH 10 - - ns DATA HOLD TIME tDH

21、R 20 - - ns 地址保持时间 tAH 10 - - ns 9 4）、引脚和指令功能 4.1）模块引脚功能 表 引 线 号 符 号 名 称 功 能 1 Vss 接地 0V 2 VDD 电路电 源 5V 10% 3 VEE 液晶驱动电压 保证 VDD-VEE=4.5 5V 电压差 4 RS 寄存器选择信号 H:数据寄存器 L:指令寄存器 5 R/W 读 /写信号 H:读 L:写 6 E 片选信号 下降沿触发 ,锁存数据 7 | 14 DB0 | DB7 数据线 数据传输 4.2）寄存器选择功能 表 RS R/W 操 作 0 0 指令寄存器 (IR)写入 0 1 忙标志和地址计数器读出 1

22、0 数据寄存器 (DR)写入 1 1 数据寄存器读出 （ 注 :忙标志为 “1“时 ,表明正在进行内部操作 ,此时不能输入指令或数据 ,要等内部操作结束 ,即忙标志为 “0“时。 ） 4.3） 指令功能 格式 :RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 共 11 种指令 :清除 ,返回 ,输入方式设置 ,显示开关 ,控制 ,移位 ,功能设置 ,CGRAM地址设 置 ,DDRAM地址设置 ,读忙标志 ,写数据到 CG/DDRAM,读数据由 CG/DDRAM。 5）、显示位与 DD RAM 地址的对应关系 显 示 位 序 号 1 2 3 4 5 40 DD RA

23、M 地 址 (HEX) 第 一 行 00 01 02 03 04 . . 27 第 二 行 40 41 42 43 44 . 67 6）、初始化方法 用户所编的显示程序 ,开始必须进行初始化 ,否则模块无法正常显示 ,下面介绍两种初始化方法 ; 6.1利用内部复位电路进行初始化 下面指令是在初始化过程中执行的。 (1)清屏 (DISPLAY CLEAR); (2)功能设置 (FUNCTION SET); DL = 1: 8Bit 接口数据 ; N = 0: 1行显示 ; F = 0:5 7dot字形 ; (3)显示开 /关控制 (DISPLAY ON/OFF CONTROL) D = 0: 显示关 ; C = 0: 光标关 ; B = 0: 消隐关