ImageVerifierCode 换一换
格式:DOC , 页数:6 ,大小:39KB ,
资源ID:67195      下载积分:6 文钱
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,省得不是一点点
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.wenke99.com/d-67195.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: QQ登录   微博登录 

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(2014年9月份考试脉冲电路与数字逻辑第三次作业.doc)为本站会员(文****钱)主动上传,文客久久仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知文客久久(发送邮件至hr@wenke99.com或直接QQ联系客服),我们立即给予删除!

2014年9月份考试脉冲电路与数字逻辑第三次作业.doc

1、 2014年 9月份考试脉冲电路与数字逻辑第三次作业 一、填空题(本大题共 30 分,共 10 小题,每小题 3 分) 1. VHDL 的源程序必须包含 _ 和 _ 。 2. 数据信息的表示由 _ 和 _ 组成。 3. 从编程看, PLA 的与阵列 _ ,或阵列 _ 。 4. 数 /模转换是指 _ 量到 _ 量的转化。 5. +0.1001 的补码的表示为 _ 。 6. 衡量两个相邻脉冲重复出现所间隔的时间的参数是 _ 。 7. 当 T=0 时, T触发器的次态为 _ 。 8. 矩形脉冲信号的参数有( )。 9. 二极管的基本组成结构是 _ 。 10. 在如下图所示电路中,设现态 Q1Q2Q3

2、=000,经五个脉冲作用后, Q1Q2Q3的状态应为 _ 。 二、计算题(本大题共 50 分,共 5 小题,每小题 10 分) 1. 试用 if 语句实现 4选 1 的多路选择器。 2. 用 VHDL 的条件信号代入语句描述一个 4 选 1多路选择器。 3. 设计一个半加器(不考虑低位的进位),试写出其真值表。 4. 用 VHDL 设计一个 串行输入并行输出寄存器。 5. 用 VHDL 设计一个计算一个字节输入中的 1的个数的电路。 三、简答题(本大题共 20 分,共 4 小题,每小题 5 分) 1. 请写出两输入的与门的实体。 2. 请简述功能模块的设计过程。 3. 试写出时钟控制 R-S触

3、发器的逻辑功能表。 4. 简述三极管工作在三个区域的条件。 答案: 一、填空题( 30 分,共 10 题,每小题 3 分) 1. 参考答案: 实体构造体 解题方案: 评分标准: 2. 参考答案: 符号数值 解题方案: 评分标准: 3. 参考答案 : 可编程可编程 解题方案: 评分标准: 4. 参考答案: 数字模拟 解题方案: 评分标准: 5. 参考答案: 0.1001 解题方案: 评分标准: 6. 参考答案: 脉冲周期 解题方案: 评分标准: 7. 参考答案: Q 解题方案: 评分标准: 8. 参考答案: B 解题方案: 评分标准: 9. 参考答案: P-N 结 解题方案: 评分标准: 10.

4、 参考答案: 001 解题方案: D触发器的功能是输入是什么,在时钟脉冲的作用下次态就是什么。在本题中,现态 Q1Q2Q3=000,在第一个时钟脉冲来后, Q1Q2Q3=100;在第二个时钟脉冲来后, Q1Q2Q3=110;在第三个时钟脉冲来后, Q1Q2Q3=111;在第四个时钟脉冲来后, Q1Q2Q3=011;在第四个时钟脉冲来后, Q1Q2Q3=001。 评分标准: 二、计算题( 50 分,共 5 题,每小题 10 分) 1. 参考答案: library ieee;use ieee.std_logic_1164.all;entity mux4 is port( sel: in std_logic_vector( 0 to 1) ; d0,d1,d2,d3: in std_logic; dout: out std_logic) ;end mux4;architecture example of mux4 isbegin porcess( sel) begin if sel=“00” then dout 0 解题方案: 评分标准 :

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。