温馨提示：由于个人手机设置不同，如果发现不能下载，请复制以下地址【https://www.wenke99.com/d-7348648.html】到电脑端继续下载（重复下载不扣费）。
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。 2: 试题试卷类文档，如果标题没有明确说明有答案则都视为没有答案，请知晓。 3: 文件的所有权益归上传用户所有。 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。 5. 本站仅提供交流平台，并不能对任何下载内容负责。 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
本文（基于FPGA 的逻辑分析仪设计与实现.doc）为本站会员（文初）主动上传，文客久久仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私，请立即通知文客久久（发送邮件至hr@wenke99.com或直接QQ联系客服），我们立即给予删除！
基于 FPGA 的逻辑分析仪设计与实现 摘 要 逻辑分析仪在数字系统调试中起着巨大的作用，但是一般的硬件逻辑分析仪价格 十分昂贵，这很大程度上限制了它的市场范围。为了使更多用户使用到逻辑分析仪， 本文在虚拟仪器技术、FPGA 技术基础上，设计了基于 FPGA 的逻辑分析仪。通过对 计算机技术、传感器技术、数字处理等技术进行整合，设计了该逻辑分析仪，该技术 调动了丰富的计算机软硬件资源，突破了数据处理以及存储等方面的限制，是当今仪 器发展的趋势。本系统设计的逻辑分析仪将 FPGA 技术与虚拟仪器技术相结合，突出 了新技术在智能仪器应用中的优势。该虚拟逻辑分析仪的价格只为传统逻辑分析仪的 十分之一，是一款实用的数字测试仪器。 本文首先探讨了逻辑分析仪的工作原理及需求分析，并在此基础上，确定了逻辑 分析仪的整体方案。之后在 Quartus II 的开发环境中使用 Verilog HDL 语言对模块进行 了编码，以实现所需的功能。本设计主要由三大部分组成，时钟模块，采集模块， VGA 显示模块。其中采集模块是整个设计的核心部分，该模块主要由检测电路，触发 电路，采集电路，移位寄存器组成。 最终
Copyright © 2018-2021 Wenke99.com All rights reserved
工信部备案号：浙ICP备20026746号-2
公安局备案号：浙公网安备33038302330469号
本站为C2C交文档易平台，即用户上传的文档直接卖给下载用户，本站只是网络服务中间平台，所有原创文档下载所得归上传人所有，若您发现上传作品侵犯了您的权利，请立刻联系网站客服并提供证据，平台将在3个工作日内予以改正。
