温馨提示：由于个人手机设置不同，如果发现不能下载，请复制以下地址【https://www.wenke99.com/d-7348934.html】到电脑端继续下载（重复下载不扣费）。
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。 2: 试题试卷类文档，如果标题没有明确说明有答案则都视为没有答案，请知晓。 3: 文件的所有权益归上传用户所有。 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。 5. 本站仅提供交流平台，并不能对任何下载内容负责。 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
本文（基于FPGA的除法器设计与实现.doc）为本站会员（文初）主动上传，文客久久仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私，请立即通知文客久久（发送邮件至hr@wenke99.com或直接QQ联系客服），我们立即给予删除！
基于 FPGA 的除法器设计与实现 摘 要 除法器是最复杂的算术运算部件，除法器也是处理器 CPU 的基本组成模块之一。 在对数据进行处理的时候，都需要除法模块的参与。除法器作为最耗资源的集成电路 部件，它的性能、运算速度、功耗等都会影响整个处理器的性能，尤其是在数字信号 的处理过程中。 本项目运用数字电路，高级数字系统设计与验证，计算机组成原理等课程所学的 知识，利用 Verilog 语言，以加减交替算法和二进制数转换成 BCD 码为核心，设计了 能在 FPGA 开发板子上用七段数码管显示出结果的除法器。 本文首先介绍了 FPGA、FPGA 芯片、数码管的动态显示、数码管的静态显示；然 后介绍了 Verilog 硬件描述语言的发展史、Verilog 硬件描述语言的优点，同时重点介 绍了二进制转换成十进制和除法器算法，以及除法器的工作原理；接下来，对除法器 的结构设计、各个系统模块的功能、以及系统模块的端口进行了详尽的叙述，这也是 本文最重要的部分；最后对全文进行了总结。本文思路清晰，介绍全面，重点突出， 系统设计十分简洁、高效，并且可移植性强。 关键词：FPGA，除法器，加减交替法，
Copyright © 2018-2021 Wenke99.com All rights reserved
工信部备案号：浙ICP备20026746号-2
公安局备案号：浙公网安备33038302330469号
本站为C2C交文档易平台，即用户上传的文档直接卖给下载用户，本站只是网络服务中间平台，所有原创文档下载所得归上传人所有，若您发现上传作品侵犯了您的权利，请立刻联系网站客服并提供证据，平台将在3个工作日内予以改正。
