基于CPLD的分频器设计【毕业论文】.doc

1、 本科 毕业 论文 (设计 ) （二零 届） 基于 CPLD 的分频器设计 所在学院 专业班级 电气工程及其自动化 学生姓名 学号 指导教师 职称 完成日期 年 月 - - 1 - - 摘 要 随着数字，信息化高速发展，数字集成电路应用越来越广泛。数字分频器在数字电路设计应用中十分广泛。它主要能对原始频率信号进行 有目的的分频，并产生数字系统所需的频率，是数字电子电路设计中不可或缺的一部分。传统的分频器设计主要是利用 C 语言编写程序占用单片机内存来设计的，而用 CPLD 硬件所设计的分频器本身并不占用单片机内资源，所以与其相比，分频的速度更加快，对整个电子电路系统也有节省资源的优点。 本系统

2、主要采用的是 Xilinx 公司的 CPLD 芯片 XC95108 和 TI公司的 DSP 芯片TMS3200F240来实现数字 奇偶（ 116 倍）分频功能。通过使用 ISM 软件编写 VHDL语言下载到 CPLD 芯片 XC95108 中进行编译。使得 XC95108 和 TMS3200F240能实现键盘控制的分频倍数。 LED 数码管显示真或缺的分频值。 关键词 ： Xilinx， CPLD，分频， DSP - - 2 - - Abstract With digital, the rapid development of information technology, digital i

3、ntegrated circuits more and more widely. Digital divider applications in digital circuit design is very extensive. It is mainly to have the original purpose of the frequency signal frequency, and generate the desired frequency digital systems, digital electronic circuit design is an integral part. T

4、he traditional crossover design is mainly occupied by C programming language to design single chip memory, but the hardware is designed with a divider CPLD itself does not take microcontroller resources, So rather than the more accelerated the rate of frequency, on the whole electronic circuit syste

5、m also has the advantage of saving resources. This system uses a Xilinx CPLD chip companies and TIs DSP XC95108 chip TMS3200F240 to digital parity (1 to 16 times) frequency function. Prepared by using the ISM software download VHDL, compiled in the XC95108 CPLD chip, Makes the XC95108 and TMS3200F24

6、0 to achieve multiple frequency keyboard control. LED digital display or the lack of true frequency value. LED digital display or the lack of true frequency value. Keywords: Xilinx ， CPLD ， frequency， DSP - - 3 - - 目 录 1 引 言 . - 1 - 2 总体设计 . - 2 - 2.1 系统框图 . - 2 - 2.2 主要实现的功能 . - 2 - 3. 硬件设计 . - 3 -

7、 3.1 时钟电路 . - 3 - 3.1.1 内部时钟电路 . - 3 - 3.1.2 外部时钟电路 . - 3 - 3.2 XC95108 芯片简单介绍 . - 4 - 3.2.1 芯片 特点： . - 4 - 3.2.2 结构说明： . - 5 - 3.2.3 电源功耗： . - 6 - 3.2.4 最大绝对额定值 . - 6 - 3.2.5 推荐的操作条件 . - 6 - 3.3 DSP 片内资源及通用计数器概述 . - 7 - 3.3.1 DSP 片内资源 . - 7 - 3.3.2 双访问 RAM（ DRAM） . - 7 - 3.3.3 FLASH 程序存储器 . - 7 - 3

8、.3.4 通用定时器概述 . - 8 - 3.3.5 通用定时器结构 . - 8 - 3.3.6 通用定时器输入 . - 9 - - - 4 - - 3.3.7 通用定时计数器的工作模式 . - 9 - 3.4 键盘和显示模块的连接与仿真 . - 11 - 3.4.1 CPLD与 DSP 的连接 . - 11 - 3.4.2 CPLD与键盘的连接 . - 12 - 3.4.3 CPLD与显示器的连接 . - 12 - 3.4.4 LED 数码显示管结构及其工作原理 . - 13 - 3.4.5 F240 仿真接口设计 . - 15 - 3.4.6 XC95108 仿真接口设计 . - 15 -

9、 4 软件设计 . - 16 - 4.1 VHDL 语言的基本结构 . - 16 - 4.1.1 实体（ ENTITY） . - 16 - 4.1.2 结构体（ ARCHITECTURE） . - 18 - 4.1.3 程序包、库及配置 . - 19 - 4.1.4 配置（ CONFIGUARTION） . - 22 - 5 结束语 . - 23 - 6 致谢 . - 23 - 7 参考文献 . - 24 - 附录 1 毕业设计作品说明书 . - 25 - 附录 2 奇偶分频程序设计 . - 26 - 1 引 言 CPLD（ Complex programmable Logic Device，

10、复杂可编程逻辑器件）和FPGA（ Field programmable GatesArray，现场可编程门阵列）都是可编程逻辑器件，它们是在 PAL、 GAL 等逻辑器件基础上发展起来的。同以往的PAL、 GAL 相比， FPGA/CPLD 的规模比较大，适合于时序、组合等逻辑电路的应用。它可以替代几十甚至上百块通用 IC 芯片。这种芯片具有可编程和实现方案容易改动等特点。由于芯片内部硬件连接关系的描述可以存放在磁 盘、 ROM、 PROM、或 EPROM 中，因而在可编程门阵列芯片及外围电路保持不动的情况下，换一块 EPROM 芯片，就能实现一种新的功能。它具有设计开发周期短、设计制造成本低

11、、开发工具先进、标准产品无需测试、质量稳定以及实时在检验等优点，因此，可广泛应用于产品的原理设计和产品生产之中。几乎所有应用门阵列、 PLD 和中小规模通用数字集成电路的场合均可应用 FPGA 和 CPLD 器件。 在现代电子系统中，数字系统所占的比例越来越大。系统发展的越势是数字化和集成化，而 CPLD/FPGA 作为可编程 ASIC（专用集成电路）器件，它 将在数字逻辑系统中发挥越来越重要的作用。 在用于设计、仿真数字系统的众多 EDA 开发软件中 ， Xilinx 公司的 ISE系统受到广泛应用。可完成 CPLD 或 FPGA 得各种开发过程。 ISE 具有可视化编程技术，界面根据设计流

12、程而组织，从而清晰流畅。 ISE 提供在线帮助信息。可以对使用客户提供有效，快捷的帮助。 ISE 还具有强大的辅助功能，在编写代码时可以使用编写向导文件头和模块框架，也可使用语言模块(language Templates)帮助编写代码。这些辅助功能的加入大大的体改的设计者的工作效率，提高的设计的质量。 2 总体设计 2.1 系统框图： 本次设计采用的芯片由 Xilinx 公司的 CPLD 芯片 XC95108 和 TI 公司的 DSP芯片 TMS3200F240 来实现 0 16 的奇偶分频。 设计由 CPLD,DSP,键盘和显示器四部分组成，下图是系统的结构框架图： 图 1 系统框图 2.2

13、 主要实现的功能： 1.能够任意的从键盘上输入所需的分频值。 2.从键盘上输入的分频值输入 DSP 中，信号经过 DSP 处理，并送入 CPLD 芯片。 3.CPLD 芯片对输入信号及其 VHDL 语言程序进行编译，得到正确的分频信号。 4.显示器显示正确的分频值。 键盘 DSP CPLD 显示器 3. 硬件设计 3.1 时钟电路 DSP 时钟电路可用内部电路和外加时钟源来实现。 3.1.1 内部时钟电路 用内部时钟时，外接的基准晶体和片内的 PLL 电路共同组成系统的内部时钟电路详细参考下图 2： 图 2 内部时钟结构电路图 3.1.2 外部时钟电路 用外部时钟电路时，只需将一个外部独立的振

14、荡器产生的时钟信号送入 DSP芯片引脚 XTAL1/CLKW， XTAL2 角悬空即可，此时内部时钟电路被旁路。外部电路如图 3 所示： X T A L 1 / C L K I N X T A L 2N C外 部 时 钟 信 号（ 0 5 V 之 间 切 换 ） 图 3 外部震荡器时钟的连接 3.2 XC95108 芯片简单介绍 3.2.1 芯片特点： 引脚建有 7.5ns 的逻辑延迟 FCNT 为 125MHz 108 个宏单元带有 2400 个可用们电路 108 个 I/O 口 系统编程电压为 5V 能持续进行 1000 个程序擦除功能循环 程序擦除超出有效电压和温度范围 具有增强的引脚结构功能 可编程功率在宏单元中逐个减少 Slew rate 控制个别输出端口 I/O 口可接 3.3V 或 5V 电压 带有先进的 COMS FastFlash 5V 技术 支持多个 XC9500 同时并行编程 具有 84 引脚 PLCC， 100 引脚的 PQFP， 100 引脚的 TQFP 和 160 引脚的 PQFP封装 3.2.2 结构说明： XC95108 芯片是高性能的 CPLD 为通用逻辑集成提供先进的系统编程和测试能力。它由六个 36V 的 18 功能模块提供传播延迟 7.5ns 的 2400 个实用门电路。详细参考图 4： 图 4XC95108 内部结构图