数字陷波器实现的设计方案综述【文献综述】.doc

1、 1 毕业论文文献综述 电子信息工程 数字陷波器实现 的设计方案综述 摘要： 本文首先介绍了数字滤波器的背景与应用，然后提出了基于 陷波器的 实现方法，概述了 陷波器 的概念及基本结构，介绍了几种 陷波器的 实现方案，最后对这些方案给出笔者的评价。 关键词： DSP Builder;现场可编程逻辑器件 ;IIR;陷波器 1 引言 滤波是信号处理的重要环节之一。 数字滤波器在图像处理 、语音识别、模式识别、高清电视等数字信号处理中都 起着关键作用。数字滤波器 可以满足滤波器幅度和相位特性的严格要求 ,可以克服模拟滤波器所无法克服的电压漂移、温度漂 移和噪声等问题。 而传统的模拟滤波器在精度上无法

2、与数字滤波器相比，尤其是在多阻带多通带滤波器设计方面，模拟滤波器更是无能为力，因此对数字滤波器的研究是十分必要且有广泛应用价值的。 2 数字陷波器概述 数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统 ,理想带阻字滤波器，能在保证其他频率的信号不损失的情况下，有效的抑制输入信号中某一频率信息 1。目前陷波器硬件实现主要有模拟电路方式与数字电路方式。根据数字陷波器冲激响应函数的时域特性 ,可将数字陷波器分为无限长冲激响应 (IIR)陷波器和有限 长冲激响应 (FIR)陷波器两种 2。 IIR数字滤波器与 FIR数字滤波器相比 , 它可以用较低的阶数获得较高的选择性 , 在实现时所用

3、存储单元少 , 经济而且高效。目前 ,IIR陷波器的实现主要有三种方法 :DSP器件、 FPGA和利用单片通用数字滤波器集成电路。使用 DSP器件实现虽然简单 ,但由于程序顺序执行 ,执行速度必然比较慢 3。而 FPGA有着规整的内部逻辑阵列和丰富的连线资源 ,特别适合于数字信号处理任务。单片通用数字滤波器虽然使用方便 ,但因为字长与阶数的规格较少 ,不能充分满足实际需求。 2 图 1 IIR滤波器 基本结构 3 数字陷波器的设计 3.1基于 FPGA的实现 一般使用 FPGA设计数字信号处理系统。首先用仿真软件进行建模，在得到预期的仿真结果后，然后根据仿真过程和结果，在 Quartus软件中

4、使用 VHDL语言创建硬件工程，最后完成硬件仿真。整个过程比较费且复杂，尤其困难的是仿真过程不够直观一旦遇到问题无法及时准确地确定问题所在。 DSP Builder作为一个面向 DSP开发的系统级 (或算法级 )设计工具，它架构在多个软件工具之上，并把系统级和 RTL级两个设计领域的设计工具连接起来，最大程度地发挥了两种工具的优势 4。 DSP Builder依赖于 MathWorks公司的数学分析工具 Matlab/ Simulink ,DSP Builder允许设计者在 Matlab中完成算法设计 ,在 Simulink软件中完成系统集成 ,通过 SignalCompiler模块生成 Qu

5、artusII软件中可以使用的硬件描述语言 (V HDL) 文件 ,它提供了 QuartusII软件和 MATLAB/Simulink工具之间的接口 ,通过SOPC Builder 5 、 DSP Builder 6 、 QuartusII软件构筑的一套从系统算法分 析到 FPGA芯片实现的完整设计平台 7。 3.2基于 DSP的实现 运用 DSP器件来实现，首先需要根据系统的目标确定系统的性能指标和信号处理的要求，可用流程图或者数学运算序列表示出来，之后就可以开始设计实时 DSP系统。实时 DSP系统的设计包括硬件设计和软件设计两部分。硬件设计包括选择合适的 DSP芯片 、 外围电路和其他电

6、路。软件设计主要根据系统的要求和所选用的 DSP芯片 编写相应的 DSP汇编程序。 在硬件和软件设计完成之后，就需要进行硬件与软件的调试工作。软件调试一般是在 DSP开发系统或者仿真软件上进行。硬件调试 一般采用硬件仿真器进行调试，如果硬件系统相对简单，也可采用一般的工具进行调试。 DSP系统是以数字信号处理为基础，具有接口方便 、 编程方便 、 稳定性好 、 精度高 、 可重复性好等优点 8。并且 DSP芯片有 丰富的 适合于数字信号处理的软件资源和硬件资源 9。 图 2 基于数字中频和 DSP 的自适应数字陷波器 结构图 3 3.3基于专用芯片的实现 基于专用芯片来实现数字滤波器设计，如

7、MAX7410芯片。 MAX7410是 美信集成产品公司 生产的高集成度陷波器芯片，具有较高的性价比。为 5阶低通滤波器，再坐在单电源 +5V或者 +3V， 电源损耗仅 1.2mA，所允许的角频率为 1Hz至 15KHz，输出失调电压为正负 4mV,其关断模式可将电流降至 0.2mA，时钟比为 100:1。此类电路具有两种时钟工作模式 :内部时钟 (由外部电源设置时钟频率 )；外部时钟模式（用于精确控制角频率的系统）。失调调整引脚可以调整输出直流电平。 MAX7410贝塞尔型滤波器的输入与输出间的延迟时间保持恒定，与信号频率无关，频率响应具有较陡的下降沿，建立时间快。 图 3 MAX7410接

8、口 结论 在 MATLAB/SIMULINK上，利用 FDA Tool工具，输入课题的相关 参数，计算得到 IIR滤波器的阶数、系数等相关参数。利用 DSP BUILDER建立数字陷波器的模型，并在 DSP BUILDER平台上完成仿真和编译 10， IIR滤波器可以用较低的阶数获得较高的选择性 , 在实现时所用存储单元少 , 经济而且高效。在相同门级规模和相同时钟速度下可以提供更好的带外衰减特性。有一定的开发及生产价值。基于 DSP来设计信号发生器实现虽然简单 ,但由于程序顺序执行 ,执行速度必然比较慢。用单片通用数字滤波器集成电路，易于调试实现难度低 ,但因为字长与阶数的规格较少 ,不能充

9、分满足实际需求。于在许多 应用中对数字信号处理要求实现高度的实时性 , 所以很多工程设计将目光投向使用可编程逻辑门阵列 (FPGA)来完成数字信号处理的功能。 FPGA具有速度快、功耗低 , 通用性好 , 能重复编程等特点。因而，使用 FPGA可以减小硬件规模 , 提高系统的可靠性、灵活性和保密性。另外 ,FPGA结构使得以采样速率处理数字信号成为常数乘法器的理想载体，提高了整个系统的性能。由于设计要求的差异 , 如字长、各级输出的保留精度等不同，在整个设计过程中 , 各个环节也有所不同，这就需要根据不同的要求对数据进行不同的处理，如截断、扩展等 ,从而 得到的设计既满足设4 计需要 , 又节

10、省 FPGA资源。 参考文献： 1周亚凤，李跃华，朱昊 基于 FPGA的 16阶 FIR滤波器的设计 J .南京工业大学学报 :自然科学版 ，2005,1,27(1):46 50. 2张兆东 基于 FPGA的 32阶 FIR滤波器设计 J .兰州石 化职业技术学院学报 ， 2007,3,7(1):10 13. 3潘松，黄继业，王国栋现代 DSP技术 M .西安：西安电子科技大学出版社， 2009,3,25(2):148149,193. 4罗韩军，刘明伟，王成 .基于 DSP Builder的 FIR滤波器设计与实现 J .微计算机信息，2009,2,25(2):148 149,193. 5潘松

11、 ,黄继业 ,曾毓 .SOPC技术实用教程 M.北京：清华大学出版社， 2005,3. 6范寒柏，司加祯 .基于 DSP Builder的 16阶 FIR滤波器实现 J.现代电子技术 , 2009,32(20):193195. 7周彬 ,秦玉娟 ,王振利 .FIR数字滤波器的 FPGA实现研究 J.电子设计工程 , 2010,3,18(3):5961,64. 8李春江，吴桂生 .FIR滤波器 FPGA实现 J.电子测量技术 , 2004,(5):62 63. 9王学梅 .基于 FPGA的有限冲激响应数字滤波器的研究及实现 D.长沙 :中南大学 ,2005. 10Altera DSP Builder User GuideEB OL 2009-04-20 http:/www altera com literatureug ug_dsp_builder.pdf