信号发生器的应用与设计方案综述【文献综述】.doc

1、 毕业论文文献综述 电子信息工程 信号发生器的应用与设计方案综述 摘要 ：文章首先简单介绍了信号发生器的应用背景与分类，然后对基于 CPLD 的信号发生器，多波形信号发生器和基于 FPGA 的三相函数信号发生器三种应用方案分别介绍了其设计原理，实现框图，并对各种方案的优缺点进行列阐述，然后进行综合评价，供读者们参考。 关键词： 信号发生器； CPLD；DDS； DSP；单片机 1.引言 当今社会， 信号发生器 是电子领域中的最基本、最普通、最广泛的 仪器之一，是 工科类 电子工程师 们进行 信号仿真实验的最佳 的 工具 。信号发生器是指能产生测试 信号的仪器，它又称为信号源或者振荡器，用于产生

2、被测电路所需特定参数的电测试信号 1。因为它的基本性和通用性， 在 生产实践和科技领域尤其是在电子系统设计，自动控制等领域 都 能得到 广泛的应用。 文章对信号发生器的应用举例和设计进行综合阐述。 2信号发生器方案概述 2.1基于 CPLD的信号发生器 基于 CPLD 的信号发生器利用了一种频率合成原理：直接数字频率合成（ Direct Digital Frequency Synthesize） 技术 2，简称（ DDS）。这个技术是从相位概念出发而直接合成所需的波形。 DDS 的 理论基础则是数字信号处理当中的奈奎斯特抽样定理。这个定理规定：对于一个周期的正弦波的连续信号，可以沿相位轴方向，

3、以相等量的相位间隔对它进行幅度抽样，从而得到了一个周期性的正弦信号的离散相位的幅度序列 ,对模拟幅度进行量化，量化后的幅值则是采用了相应的二进制数据编码3。 DDS 具体的原理框架图 2-1-1 如下所示。 图 2-1-1 DDS基本原理框架图 在实现 DDS 的过程中，有一个关键的地方，那就是有一个相位累加器。相位累加器是由一个有固定时钟脉冲取样的 N 为相位累加器和一个 N 位字长的二进制加法器组成。它的结 构示意图 2-1-2所表示： 图 2-1-2 相位累加器结构示意图 输出波形频率 f0 和频率分辨率 fm 的计算： M 为相位累加器的增量， K 为频率控制字， N 为相位累加器位数

4、。 （ 2-1-1） （ 2-1-2） 我们在计算中可以发现， DDS 的输出信号频率和频率控制字 K 有关系， DDS 的频率分辨率和相位累加器字长 N 有关系。当 K 逐渐变大时， f0 的最高输出频率小于等于 fc 工作输出频率 40%的时候，输出波形的相位的抖动就变得很大了。经过多次的实验，得出这样的结论：在实际工作的时候，输出频率应该小于 fc 的 1/3，而且当 N 增大的时候， DDS 输出频率分辨率也变得精细了。 2.2多波形信号发生器 我们 传统的波形发生器 是以 模拟分立元件实现， 但是 产生的波形种类要受到电路硬件的限制，体积 庞 大，灵活性 差， 稳定性也相对较差。 但

5、是 采用 FPGA 器件 的话就可以 直接实现多种波形信号发生器， 这种 波形发生器具有设计简单 ， 频率稳定性高 ，稳定的输出波形， 现场可编程等优点，在现代电子设计中，常常采用 FPGA 器件来实现多种波形信号发生器 。 采用 Matlab/DSP Builder 建立模型来实现多种波形信号发生器，设计简单，不需要编程，能根据需要设计出 对 应的多 波 形 信号发生器 4-7。 多波形信号发生器数学模型图所示： 图 2-2-1 多波信号器数学模型 在 Simulink 中进行的仿真是对 MDL 文件进行仿真， 而不是 对生成的 VHDL 代码 8进行过仿真。而且 生成 VHDL 描述的是

6、RTL 级的，是针对具体的硬件结构的， Matlab 的 Simulink 中 的模型仿真是算法级的， 这两种在软件理解上存在差异 。转换后的 VHDL 代码 的 实现与 MDL 模型描述的情况有可能 不 全部 相符。这 时候就 需要对生成的 RTL 级 VHDL 代码进行功能仿真。利用 ModelSim 对多波信号发生器进行 RTL 级进行仿真，以验证多波信号发生器设计的正确性 ，其仿真图 4 所示： 用 ModelSim 进行 RTL 级的 VHDL 仿真，其模型图所示： 图 2-2-2 ModelSim 进行 RTL 级的仿真波形 多波形信号发生器的顶层设计及仿真结果： 图 2-2-3

7、多波形信号发生器的顶层原理图 仿真结果： 图 2-2-4 Quartus II 的仿真结果 由此仿真结果证明该设计能够实现多种波形信号的功能。 2.3 基于 FPGA的三相函数信号发生器 基于 FPGA 的三相函数信号发生器是基于 DDS 原理，频率控制字 M 和相位控制字 P 来分别控制DDS 的输出波形频率和相位 9 10。在整个波形中相位累加器是最核心的，它又一个 N 位的相位寄存器和一个累加器组成的。每来一个时钟脉 冲时，相位寄存器就以步长 M 增加，如图 2-3-1 所示。 图 2-3-1 波形产生框图 相位寄存器每次经过 2N/M 个 fc 时钟周期后回到初始状态，相应的波形经过一

8、个循环回到初始位置， DDS 则输出一个波形。那么输出的周期 T=(2N/M)Tc，它的频率则是：系统的具体框图如图所示： 图 2-3-2 系统框图 如图 2-3-2 所示，系统是由单片机 11控制模块，数模转换模块，滤波输出模块， FPGA 波形产生模块，触摸屏输入和液晶显示模块组成。而单片机控制 FPGA 产生输入频率和相位差的三相正弦波，方波，三角波和锯齿波，经过 D/A 转换 12后再滤波输出。 2 4设计方案综述 在基于 CPLD 的信号发生器中，以 CPLD 为核心，采用最新的 DDS 技术，而基于 CPLD 的信号发生器具有可编程重置特性，频率分辨率高，变化快等优点，而且 CPL

9、D 可以方便的改变控制方式或更改波形数据，并且简单易行，易于系统升级，同时具有很高的性价比。 而多波形信号发生器，采用 FPGA 器件，设计简单，频率稳定性高，稳定的输出波形，在现代电子设计中，常常采用 FPGA 器件来实现多种波形信号发生器， 采用 Matlab 来建立模型，来实现这种信号发生器，设计简单，不需要编程，能根据需要设计出对应的多波形信号发生器。 相比于其他，基于 FPGA 的三相函数信号发生器，在 FPGA 芯片上设计函数发生器，产生三角波，方波等多种波形，系统的频率切换快，分辨率高，设计采用 EDA 技术，缩短周期，提高了设计效率，而且使系统具有结构紧凑，设计灵活，性能稳定的

10、特点。 3结论 信号发生器是电子工科领域中最基本最普遍的设计仪器之一，在电子领域中具有很高的地位。基于 CPLD 的信号发生器频率分辨率高，变化快；多波形信号发生器和函数信号发生 器都可以基于FPGA 设计，基于 FPGA 器件的多波形信号发生器设计简单，不需要编程，能根据需要设计出信号发生器；而基于 FPGA 器件的函数信号发生器，不仅能产生各种波形，而且系统的频率切换快，设计中更是使用了 EDA 技术，是系统更加结构紧凑，设计灵活。 随着电子产业的发展，人们对市场上的电子产品的要求也逐渐增加，优秀电子产品也是电子爱好者的挚爱选择。我相信，在不久的中国，随着电子产业水平的不断提升，越来越好的

11、信号发生器将会出现。 参考文献： 1信号发生器的定义 EB/OL,2010-10-22.http:/ 2孔冬莲 .基于 CPLD器件的函数信号发生器 J.沙洋师范高等专科学校学报 2006,5.15-18 3沈保锁 ,候春萍 .现代通信原理 M.北京：国防工业出版社 ,2008， 6： 120-128. 4杨守良，程正富 .基于 Matlab/DSP Builder多波形信号发生器的设计 J.传感器与仪器仪表 ,2007,23(4-1):180-181. 5张厥盛 .锁 相技 术 M.西安 :电子科技大学出版社， 2002,1. 6杨丽，李 镇，孙厚军，基于 FPGA的多波形信号发生器 J.无

12、线电工程， 2005， 7： 46-48. 7H.T.Nicholas, H.Samulei.Analysis of the output spectrum of Direct Digital Frequency Sythesizers in the presence of phase-accumulator truncation,IEEE proc.41st AFCS,1987 495-502. 8VHDL的定义特点 EB/OL,2010-10-22. http:/ 9 赫小江 ,罗彪，基于 FPGA的函数信号发生器 J.电测与仪表 ,2008,5.49-55 10HP 3312.Function Generator/Arbitrary Waveform Generator Service Guide Edition, 1994,12-18. 11单片机系统的原理及应用 EB/OL,2010-10-23. http:/ 12D/A转换器工作原理 EB/OL,2010-10-24. http:/