基于VHDL的分频器设计[开题报告].doc

1、 1 本科毕业设计 (论文 )开题报告 电子信息 工程 基于 VHDL 的 分频器设计 一、 课题研究意义及现状 分频器是数字系统设计中的基本电路， 用来对某个给定频率进行分频，以得到所需的频率 。分频器的应用非常广泛，在数字钟、计算机、收音机、电视机、双排键电子琴、步进马达以及测量工具频率计数器中都有应用。分频器 可分为偶数分频、奇数分频、半整数分频等，有时要求等占空比，有时要求非等占空比。在同一个设计中有时要求多种形式的分频以满足不同的需求。 随着系统对宽带、频带、频率点处理要求越来越高，对分频器的处理分频速度、频率点的精确度等 性能要求也随之提高。而用 FPGA实现的分频器内部电路结构透

2、明，实时性好，硬件电路体积小，工作效率高， 消耗不多的逻辑单元就可以实现对时钟的操作，具有成本低、可编程等优点 。 目前使用的机械式分频器已较难满足集成程度高，模块化数字系统的需求，这就需要一种新的设计灵活，精度高模块化分频器。基于 VHDL分频器设计就是从这点开始出发设计的。 VHDL 具有很强的电路行为描述、系统描述能力和层次化的程序结构 ,用他设计的数控分频器作为一个模块 ,可移植到很多数字电路系统中 ,且极易修改 ,只要修改程序中的某几条语句 ,就可使 最大分频系数得到改变。整个设计过程简单、快捷。另外由于 VHDL 具有与硬件和设计平台无关的特点 ,设计结果可通过众多 EDA 平台下

3、载到各种 CPLD 或 FPGA 可编程器件中 ,实现单片化的数字电路 ,使得工作稳定、可靠。 二、课题研究的主要内容和预期目标 本课题要求实现基于 VHDL 语言的分频器设计。该分频器可进行任意偶数，奇数和小数的分频，不仅可以根据等占空比设计，还可以根据非等占空比设计。并通过 VHDL 的硬件语言描述，在 QUARTUS II 环境中进行设计和仿真 ,验证设计的正确性。 本次设计 重点要熟悉 基于 FPGA 小数分频器的分频原理及电路设计，采用模块化和参数化的设计方法，在硬件成本最低的情况下，实现各种分频。特别是奇数和小数的设计中，只需对占空比和分频系数进行调整而不需要重新编程就能实现，并在

4、抖动、理论同步周期、最大误差性能方面进行进一步讨论，并达到最优化。 2 三、课题研究的方法及措施 由于本课题所设计的分频器基于 EDA 技术，应用 VHDL 硬件语言设计完成的，因此选择合适的硬件解决原理对分频器性能至关重要的，为了满足不同系统功能需求的分频，本课题将阐述不同原理，不同分频器，同种分频不同原理的设计方案。 占空比 可控的整数分设计方案，原理为计数器为带预置数的计数器，其设计的特殊之处在于：可以根据需要，调整数据的位宽，而且计数的初始值是从 l 开始的，此处计数初始值的设定是设计的一个创新，这样做的目的是为了配合后面比较器的工作，计数器的输出数据作为比较器的输入，比较器的另一输入

5、作为控制端，控制高低电平的比例，从而达到占空比可调的目的。原理图如图 1 所示。 图 1 占空比可控的原理图部分 小数分频的基本原理是采用脉冲吞吐计数器和锁相环技术先设计两个不同分频比的整数分频器，然后通过控制单位时间内两种分频比出现的不同次数来获得 所需要的小数分频值。如设计一个分频系数为 lO.1的分频器时。可以将分频器设计成 9次 10分频， 1次 11分频这样总的分频值为如式 1所示。 F=(910+lxl 1) (9+1)=10.1 （式 1） 从这种实现方法的特点可以看出，由于分频器的分频值不断改变因此分频后得到的信号抖动较大。当分频系数为 N-0.5(N为整数 )时，可控制扣除脉

6、冲的时间，以使输出成为一个稳定的脉冲频率。而不是一次 N分频一次 N-1分频。图 2给出了通用小数分频器的电路组成。 图 2 通用小数分频器的电路组成 改进的小 数分频设计方案，将两个整数分频器由一个整数分频器和一个半整数分频器代替，结果在如上分析的两个性能方面都有所提高。利用参数化的设计思想和 VHDL 描述语言与原理图输入方法相结合的方式，设计并实现了一种抖3 动性能好且通用性强的小数分频器。其原理图如下图 3。 图 3 改进小数分频原理图 四、课题研究进度计划 毕业设计期限： 自 2011 年 12 月 10 日至 2012 年 3 月 10 日。 第 1 周 第 2 周：查阅 Alte

7、ra 公司的硬件资料 ,研究该类产品的设计技术。 第 3 周 第 4 周： 查阅 FPGA/CPLD 技术， EDA 技术，研究 VHDL 语言，并 在 QUARTUS 上的工作环境。 第 5 周 第 6 周： 完成，实现系统各项基本功能。 完成开题报告、文献综述、外文翻译系统总体方案设计， 分频器系统的硬件语言设计 软件设计仿真 。 第 7 周 第 8 周： 软件程序设计、系统调试以及撰写论文。 第 9周 第 10周：作品完善，论文修改。 五、参考文献 教师指定： 1 徐向民 .数字系统设计及 VHDL 实 践 M.北京 :机械工业出版社 ,2007,10. 2 龚军 ,罗杰 .基于 FPG

8、A 实时电话计费器的设计 J. 广西轻工业 ,2008,4,4:55 56. 3 褚振勇 ,翁木云 .FPGA 设计及应用 M.西安 :西安电子科技大学出版社 ,2002,7. 4 汉泽西 .EDA 技术及其应用 M.北京 :北京航空航天大学出版社 ,2004,5. 5 张志刚 .FPGA 与 SOPC 设计教程 DE2 实践 M.西安：西安电子科技大学 ,2007， 4. 自己选择 : 6刘睿强 . FPGA的应用技术及实践 M. 北京：北京理工大学出版社 ,2011， 1. 7罗朝霞 . 高书莉 . CPLD/FPGA设计及应用 M. 人民邮电出版社 , 2007， 7. 8杨晓慧 . 杨

9、旭 .FPGA系统设计与实例 M. 人民邮电出版社 , 2010， 9. 9潘松 . 黄继业 . EDA技术实用教程 M. 科学出版社， 2010， 6. 10王道宪 . CPLD/FPGA可编程逻辑器件应用与开发 M. 国防工业出版社 , 2004.1. 11于彤；马社祥；郭琨 . 基于 FPGA的等占空比的整数分频器设计 D. 天津理工大学 , 4 2008.6. 12裴会新；裴东；王全洲；陶中幸 . 基于 VHDL占空比可控的整数半整数分频器 D. 天津理工大学 , 2010.9. 13高凡；贾磊磊 . 基于 FPGA的半整数分频器的设计 D. 桂林航天工业 , 2010.5 . 14林

10、海波 . 基于 CPLD FPGA的半整数分频器的设计 D. 长春工程学院信息工程系， 2003.4 15 Tian Hongli,Shi Shuo,Zhang Jun,Zhao Honfdong.Controllable Arbitrary Integer Frequency Divider Based on VHDLJ. 2009 International Joint Conference on Artificial Intelligence, JCAI ,2009.6.100 106 16Hu Yi,Wangxia,Fei Yetai. Design of frequency divider based on FPGA J. 3rd International Symposium on Precision Mechanical Measurements, part 1, 2006.3 , 68 74