温馨提示：由于个人手机设置不同，如果发现不能下载，请复制以下地址【https://www.wenke99.com/d-8495666.html】到电脑端继续下载（重复下载不扣费）。
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。 2: 试题试卷类文档，如果标题没有明确说明有答案则都视为没有答案，请知晓。 3: 文件的所有权益归上传用户所有。 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。 5. 本站仅提供交流平台，并不能对任何下载内容负责。 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
本文（EDA实验三--七段译码显示(共6页).doc）为本站会员（晟***）主动上传，文客久久仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私，请立即通知文客久久（发送邮件至hr@wenke99.com或直接QQ联系客服），我们立即给予删除！
精选优质文档-倾情为你奉上河 北 科 技 大 学实 验 报 告2013级 电信 专业 132 班 学号 2016年6月7日姓 名 田继辉 同组人 指导教师 于国庆实验名称 实验三 七段译码显示 成 绩实验类型 设计型 批阅教师一、实验目的（1）掌握VHDL语言的行为描述设计时序电路。（2）掌握FPGA动态扫描显示电路设计方法。（3）熟悉进程（process）和顺序语句的应用。二、实验原理： 用4个开关作为加法器的一组输入变量，共4组输入变量；对每组变量进行译码，变换成0F标准段码，段码中“1”表示段亮，“0”表示段灭。一位时钟输入作为扫描显示位扫时钟，四位位扫输出，依次输出高电平。8位段码输出，根据位选状态选择输出四组输入变量的相应译码结果。四组输入采用试验箱K1K16，时钟输入选择试验箱CP1或CP2；试验箱LED显示选择动态显示方式（CZ1开
Copyright © 2018-2021 Wenke99.com All rights reserved
工信部备案号：浙ICP备20026746号-2
公安局备案号：浙公网安备33038302330469号
本站为C2C交文档易平台，即用户上传的文档直接卖给下载用户，本站只是网络服务中间平台，所有原创文档下载所得归上传人所有，若您发现上传作品侵犯了您的权利，请立刻联系网站客服并提供证据，平台将在3个工作日内予以改正。
